[参考译文] SN65C1167E：DE 引脚处于开路状态

尊敬的 Max：

感谢您的回答。 但我的客户还有其他问题、您能看到吗？

"PCB 泄漏"剂量是指泄漏电流？
连接的 IC (FPGA)的泄漏电流为-10uA/+10uA。
您能告诉我 DE 引脚在此泄漏电流中的电压吗？
(如果泄漏电流* R = V、如何确定 R？)
此外、如果数据表之间的电压 VIH =最小2V 且 VIL =最大0.8V (例如1.5v)
DE 如何工作？

下面介绍的是背景
目前、我们计划通过跳线下拉 DE 引脚。
因为我们需要向用户解释当前状态
我提出了上述问题。

此致、
Tom Liu

尊敬的 Max：

可能附加的问题很难回答、
但我的客户必须向用户解释、因此我需要您的帮助。

此致、
Tom Liu

Tom、

是的、我指的是应用板上可能存在的泄漏电流。  您还可以将其视为信号线路和 VCC 或接地等其他信号之间的弱电阻。  例如、当对该器件施加 VCC 或 VIH 时、该器件的 DE 引脚的额定灌电流最大为1uA。  这表明最小输入电阻为2V/1uA = 2MOhm 接地。  当输入接地时、它的额定拉电流高达1uA；这表明最小输入电阻为5.5V/1uA = 5.5MOhm 至 VCC。  您可以在公式中考虑这些"R"值。

看起来 FPGA 泄漏电流在10uA 时的额定电流较高、但极性可以为负(拉电流)或正(灌电流)。  如果除了 FPGA 和收发器之外没有其他泄漏源、那么当 FPGA 提供10uA 的电流时、DE 电压将很高、当 FPGA 吸收10uA 的电流时、DE 电压将很低。  如果这毫无意义、请告诉我。

DE 阈值电压将介于0.8V 和2V 之间。 (根据数据表规格、可以在该范围内的任何位置考虑该值、并且可能在不同器件之间的范围内以及不同的运行条件下有所不同。)  例如、如果输入阈值为1.5V、则1.4V 将被视为"低电平"、1.6V 将被视为"高电平"。

此致、
最大