This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] THS8200-EP:在电源回收或输入格式更改后、HSYNC OUT 和/或 VSYNC OUT 不会锁定至输入信号

Guru**** 2555070 points
Other Parts Discussed in Thread: LMH0031, THS8200-EP, THS8200, TVP7002

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/738485/ths8200-ep-hsync-out-and-or-vsync-out-does-not-locked-to-input-signal-after-power-recycle-or-input-format-change

器件型号:THS8200-EP
主题中讨论的其他器件:LMH0031THS8200TVP7002

我 正在从事一个 HDSDI 至 VGA 转换器项目。  由于 Hsync 或 Vsync 脉冲不规则、VGA 显示器无法感应输入格式。 RBG ADC 输出正常。 HSYNC OUT 和/或 VSYNC OUT 并不 总是锁定到输入信号。 随机出现问题、锁定后 保持正常运行、不会改变输入信号或打开电源。THS8200-EP 的源为  LMH0031。 20位视频数据,HS、VS、F 连接至 THS8200-EP。  设置 DS 和 ES 的结果相同。 LMH0031的 HS 和 VS 始终正常。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    Alaattin、
    遗憾的是、这不是太多信息可供使用。
    这是否会影响多个电路板/器件?
    您能否提供原理图?

    此致、
    涉水
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Wade、

    我 有2个测试板。 两者都有相同的问题。 请参阅随附的原理图。

    我们将设计一个新的 PCB 进行一些更改、如果此问题与我想 解决的错误设计有关。

    此致、

    Alaattin

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    Alaattin、
    很抱歉、迟迟未能查看您的原理图。
    我看不到原理图有任何主要问题。

    当您指示当 HS VS 锁定时、如果工作正常。 您如何确定它们是否锁定?

    我注意到您已经对 VS_OUT 和 HS_OUT 进行了双缓冲。 我不确定该延迟是否相对于数据而言很重要。
    您能否更好地描述工作用例和非工作用例之间的差异?

    此致、
    涉水
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    涉水、

    在下面、我为这两种情况发送 HS_OUT 和 HS_OUT 的示波器照片。 在非工作情况下、VS_OUT 和 HS_OUT 是随机脉冲、它们不是周期性的。

    HS_OK

    VS_OK

    HS_NG

    VS_NG

    此致、

    Alaattin

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    谢谢 Alaattin。
    不幸的是、这些图像似乎没有通过。 您可以尝试重新发布吗? 使用"插入代码、附加文件等..." 对话框。
    与在该器件上具有一定经验的其他人讨论后、他建议如下:

    在从 LMH 输出到 THs 输出的路径中的各个点测量 H-SYNC、在缓冲器中间、缓冲器输出、连接器输出、如果可能、在监控器输入端测量 H-SYNC 并生成眼图。
    您可以通过触发下降沿、打开示波器上的持久性、然后使用保持或延迟来放大下一个下降沿来获得眼图。 Hsync (或 Vsync)线路上可能存在明显抖动。 对 Vsync 执行相同的检查。

    怀疑 SDI 输入可能具有太多的抖动。 查看路径上的眼图将有助于确定这一点。

    此致、
    涉水
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    Alaattin、
    我不确定您在上面波形的确切位置。
    但是、我们确实需要看到从 SDI RX 进入 THS8200的同步信号以及从 THS8200传出的同步信号。 我想这就是您所展示的内容。
    您能不能说明正在传输哪些视频格式来进行这些采集?
    此外、我们需要查看从 SDI RX 输出出来的眼图以及通过器件链看到问题的开始位置。

    此致、
    涉水
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Wade、

    我发送的波形是缓冲器的输出。 THS 输出。   波形 完全相同。

    请检查您请求的以下新波形。   波形上记录了测量点。 N.G. 在不工作时.   在工作和非工作情况下、从 LMH 到 THSs 信号的测量点处的波形相同

    视频格式为1080 50i。

    我注意到 Y0 -Y9具有时钟噪声、但 CR0-CR9  是干净的、但在这两种情况下它们是相同的。

    此致、

    Alaattin

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    感谢您提供更多数据。
    我的第一印象是、LMH0031的情况并不正确。
    我建议发布一个新的 E2E 主题、将该器件作为参考器件。 它应该会发送给支持它的团队。

    除此之外、我还可以就可能的调试提供一些意见。

    LMH 的时钟是相当正弦的、从图中"看起来"是交流耦合的。 此外、您的大多数放大照片显示上升/下降时间非常慢。 您的示波器探头是否具有非常大的电容或探头接地不良?
    或者可能是从 LMH 到 THs 的板上布线较长。 不过、在缓冲器之后、上升/下降看起来也很大。
    如果是探头、您能找到电容较低的探头/改善接地情况吗?

    从 LHM 获得的数据在2V 左右看到的"噪声"方面确实存在问题。 因为它是数字输出、所以不确定会导致这种情况的原因。 您可能有数据线短接在一起? 当它们处于争用状态时、它大约显示2V。 您能否放大显示其进入该~2V 噪声区域的位置的区域? Y0-Y9的所有 DV 输出是否都有相同的噪声、Cr 是否没有?

    LMH 是否显示锁定?

    在同一屏幕上捕获从 LHM 到 THS 的 Vsync 和 HSYNC 也会有所帮助、以查看在同步的每个下降沿触发关系。 放大以查看相对于时钟边沿速率的边沿速率。

    希望这有助于取得更多进展。
    此致、
    涉水
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Wade、

    当 DS 和 ES 同时从 LMH 输入到 THS 时、我会遇到这个问题。 我从数据表中了解 到、如果设置了 DS、THS 会从通信 DS 创建同步输出、而不考虑视频数据。
    在工作和非工作情况下、从 LMH 到 THSs 的 VSYNC 和 HSYNC 是相同的、但在非工作情况下、来自 THSs 的同步输出是异常的。 因此、我认为这可能是将 THs 锁定到输入信号的问题。 上 电或输入信号处于关闭状态时的工作和非工作状态开关。 在开始工作时 、它不会停止工作。  

    我怀疑 从 LMH 到 THs 的 Vclk 相位有误,因此它们无法锁定到它。 但我没有看到任何用于修改 Vclk 相位的寄存器。

    在这两种情况下、LMH 都会锁定。 所有 Y0-Y9都有噪声(可能是 Vclk 干扰),CRCB 0-9没有相同的噪声。 这两种情况下都存在噪声、因此不会影响输出。

    我不确定 探头电容/质量。 我尝试找出另一个。

    此致、

    Alaattin

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    Alaattin、
    我同意应该生成有效的同步。 但是、数据输入似乎是不正确的。 这些是数字输入、并且 LMH 的输出看起来长时间处于中间轨。 这可能表明情况很短。 对于这种类型的问题、LMH 输出都有问题、在调试之前应调试 LMH 问题。

    此致、
    涉水
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您能否获得数字输出上"噪声"的示波器截图放大? 这可能有助于提供有关原因的线索。
    我还建议在单独的 E2E 帖子中发布 LMH 的问题。 您也可以在此处发布链接以供参考。
    我在其他 E2E 帖子中注意到了一些关于复位以及晶体振荡器与 LMH 的使用的评论。

    此致、
    涉水
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Wade、

    我找到了该问题的解决方案。 我在 Vclk 和 GND 之间连接了接近 THS 的1K 电阻器。 我在3天内多次测试电路、但没有再次遇到问题。

    此致

    Alaattin

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    很好、很高兴找到了解决方案。
    奇怪的是、当您在1k 下拉后探测它时、vclk 看起来更像 CMOS 时钟、而不是正弦?

    此致、
    涉水
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Wade、

    Vclk 示波 器波形 在1K 后下拉、如下所示。

    感谢你的帮助。

    此致、

    Alaattin

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Wade、

    我 使用   随附的表格找到了适用于以下输出格式的 VGA 输出格式的寄存器设置。  (tvp7002_THS8200_VGA_YPbPr_settings.xls)。 现在、我们需要相同分辨率的组件(YPbPr)输出格式。  从 数据表中找出正确的寄存器设置值需要很长时间、很快就会使用该电路板。 您能否提供该格式的寄存器设置列表?  

    * 1920x1080 50i (20位 输入)

    *1920x1080 60i (20位 输入)

    * 1920x1080 25p (20位 输入)

    *1920x1080 30p (20位 输入)

    *720 60p (20位 输入)

    此致

    Alaattin

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    Alaattin、
    遗憾的是、我无法轻松生成此数据。
    此致、
    涉水