This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DP83867IR:TX_CLK 未推出:

Guru**** 2455360 points
Other Parts Discussed in Thread: DP83867IR

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/614081/dp83867ir-tx_clk-is-not-coming

器件型号:DP83867IR

我们在 定制 PCB 中使用 DP83867IR,Stratix V FPGA 处于100Mbps MII 模式 。 电源正常。 RX 部分也正常工作。 但 TX_CLK 不会出现。 此外,链路建立 也会在延迟过长之后-在将近 1分钟后进行。

 请建议。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    建议如下:
    -确保设置正确,特别是 MAC 接口选择
    -请参阅 EVM 用户指南中提供的原理图以获取参考 www.ti.com/.../snlu209.pdf
    -请参阅 DP83867的调试指南、确保您的原理图/配置是内联的
    www.ti.com/.../snla246a.pdf


    此致、
    GET
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    感谢您的回复。

    你是对的。 问题与捆绑有关。硬件设计中未使用捆绑。 硬件重置后,自举配置采用了一些随机值。 从硬复位断开后、工作正常。 我还有一个问题。 是否有任何方法可以禁用捆绑?

    此致,

    Daman

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    Geet、您好!
    请建议、是否有任何方法可以禁用捆绑?
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好!

    引脚搭接允许将 PHY 配置为特定模式、而无需寄存器编程。 您要禁用哪个自举功能设置?

    此致、
    GET