请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：SN65LV1224B 您好！
我们仅使用(SN65LV1224B) TI 芯片中的去除器模块。 串行器(Xilinx 芯片内部) 由我们开发。
我们将使用串行器的起始位和停止位发送10位数据、即串行器总共发送12位数据。
我们将向解串器发送1111100000的同步脉冲、以使 SER_LOCK 条件发生。
根据此公式--Serial data rate (Mbps)=12 x REFCLK 频率(MHz)，来自 TI 社区，
我们正在计算 SER_REFCLK=100Mbps/12 => 8.33333MHz、我们也尝试了 SER_REFCLK= 10MHz
我们无法得到 SER_LOCK = 0。 解串器未锁定到传入频率。
有时会发生 SER_LOCK 并开始工作、即不稳定。
您能不能建议，使 SER_LOCK 条件发生。
