请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：DS90C124 您好！
我从架构上包含主板和外设板的产品设计开始。
主板具有基于 ARM Cortex A 的 SoC、外设板具有较小的16位微控制器或 FGPA。
主板和外设板之间的距离应为8米。
我计划将 FPGA 映射到 SoC 的存储器总线、并从主板执行存储器映射 IO。 主板上的 SoC 主要将数据写入 FPGA。 需要将大小为400兆字节的数据发送到 FPGA
但问题是两者之间的距离为8米。 我想是否可以在主板上对 SoC 的存储器总线进行序列化、并在外设板的另一端对其进行反序列化。
从理论上讲、这似乎可行、但实际上是否有人这样做了、您在这种通信设计中的结果如何？
TI 是否有与我的应用类似并以类似方式使用 SerDes 的应用手册或示例？
提前感谢
