• 状态
  • 已锁定 已锁定
  • 回复 2 回复
  • 订户 0 订户
  • 视图 96 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TLK6201EA：接地 DIN-输入-这是否会超出绝对最大额定值？

admin
Guru**** 2473260 points
Other Parts Discussed in Thread: TLK6201EA

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/651689/tlk6201ea-grounding-din--input---will-this-violate-absolute-maximum-rating

器件型号：TLK6201EA

您好！

 我有一个有关最近已解决的 TLK6201问题的后续问题。 最初的问题是 TLK6201EA 是否可由单端信号驱动。 Luis Omar Moran 非常友善、能够迅速回答这个问题、但在查询状态更改为已解决后、会出现一个相关问题。 这是：

 建议将未使用的 TLK6201EA DIN-输入接地。 但是、如果我这么做、似乎我违反了数据表中的绝对最大额定值之一。 这是"绝对最大额定值"部分的第二行、规定 DIN+、DIN-上的电压必须保持在0.5至4V 之间。

 请提供建议。

谢谢、

John Morton

  • 0
    TI__Guru**** 2473260 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 John：

    您能否向我们发送您看到的信号 DIN+/-的波形？

    谢谢、

    Luis

  • 0
    TI__Guru**** 2473260 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Luis、

     遗憾的是、我现在没有设置和检测相关系统、为了捕获波形、需要付出一些努力对其进行重组。 也许只需简单地描述一下电路就足够了。 它非常基本。 驱动 TLK6201的器件是 Xilinx Virtex-6 GTX 收发器。 FPGA 驱动的 TX 数据通过大约6英寸的匹配100欧姆差分边缘耦合带状线与 TLK6201进行交流耦合。 如前一个线程所述、n 桥臂上的堆叠微过孔发生故障(高阻抗)、因此_n 桥臂上的眼图会闭合。 p 桥臂正常。

     根据 Xilinx 的 DS152第12页的表17、GTX 收发器的差分峰峰值输出电压(DVPPout)最大值为1000mV 最小值和典型值没有值。

     所有这些与将 TLK6201的 DIN-输入接地是否违反了0.5至4V 的绝对最大规格有关的问题是什么？

    谢谢、

    John M.