[参考译文] LX16EVK01：GPIO 与 DIN

admin

Guru**** 2471920 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/648162/lx16evk01-gpio-vs-din

器件型号：LX16EVK01

您好！

我正在使用 LX16EVK01-Rx (解串器)和 LX16EVK01-Tx (串行器)板。我正在使用串行器/解串器引脚的所有18个引脚、但测量 GPIO0引脚相对于其他 DIN 引脚的延迟。我已将串行器上的 GPIO 0、Din 0和 Din 1引脚连接在一起。由于连接了三个输入引脚、我希望解串器的输出会匹配、但它们不匹配。 GPIO0输出位于 Din 0和 Din 1之后20ns。 GPIO 引脚的工作方式是否不同？谢谢、祝您愉快。

7 年多前

0 admin 7 年多前

TI__Guru**** 2471920 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好！

您能告诉我们该实验的目的吗？ GPIO 开关频率为66KHz、其中 DIN 引脚处于 PCLK。解串器上的 LOCK 和 PASS 引脚的状态是什么？

Dennis

0 admin 7 年多前

TI__Guru**** 2471920 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

数据表中的报价：

当配置为解串器 GPI 与串行器 GPO 之间的通信时、GPIO 最大开关速率高达66kHz。而数据流

配置为串行器 GPI 与解串器 GPO 之间的通信受 PCLK 的最大数据速率限制。

我们在后一种配置中使用它，并且*应该*以 PCLK 的速率获取 GPIO 数据。我们看到 PCLK 1周期的明显偏移、它的运行频率为 f=50MHz (T=20ns)。 GPIO 上的信号跟踪 DIN0上的信号~ 20ns。

0 admin 7 年多前

TI__Guru**** 2471920 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好 Dennis、

我在上一次的答覆中，忘记提到“锁”和“通行证”指示灯已亮起。你还有其他问题吗？谢谢、祝您度过美好的夜晚。

0 admin 7 年多前

TI__Guru**** 2471920 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

GPIO 和 DIN 之间可能存在延迟。 GPIO 和 ROUT[13：0]在解串器中具有不同的输出锁存电路。但是、您应该在 ROUT[13：0]、HSYNC 和 VSYNC 上看到没有延迟问题。

您的最终应用是什么？您能告诉我们该实验的目的吗？

Dennis

0 admin 7 年多前

TI__Guru**** 2471920 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好 Dennis、

我们使用18位宽的数据总线、并希望以50MHz 的频率通过串行器/解串器传输数据。
目前、我们通过移动串行器侧先前的信号1 PCLK 周期来补偿 GPIO0和 GPIO1上的~20ns 延迟。如果这是一个稳健且技术合理的解决方案、那么我们会将此设计保留在最终设计中。但是、如果这不是推荐的设计做法、并且我们使用的串行器不是预期的那样、我们需要找到另一种用于传输数据的解决方案。

－乌拉德

0 admin 7 年多前

TI__Guru**** 2471920 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Ulad、

很抱歉、我之前应该问过这个问题。您能否发送 GPIO 和 DINx 上显示20ns 延迟的输入模式和示波器波形？我认为 GPIO 和 DINx 具有不同的 IO 电路、存在延迟。如果 PCLK 更改为25MHz 或其他频率从50MHz、您是否会看到1个周期延迟？

Dennis

接口（参考译文帖）

接口（参考译文帖）(Read Only)

[参考译文] LX16EVK01：GPIO 与 DIN