[参考译文] TLK110：当 tlk110在 RMII 模式下工作时、IS 引脚6 (TXD_3)必须具有一个外部2.2k Ω 下拉电阻器

您好、

我建议构建一条回送电缆、以查看 TLK110是否可以连接到自己。

如果可以、则寄存器设置或参考时钟都有问题。

我目前看不到您的寄存器有问题。 请构建 RJ45环回电缆、并查看您的 TLK110设计是否可以在环回模式下进行连接。

www.juniper.net/.../fe-ge-loopback-plug-rj-45.html

此致、

您好、罗德里格斯：
感谢您的建议。 这里是 ETH_RMII_REF_CLK 的一个问题、当使用 RMII 模式时、这个时钟应该为50MHz。 但该时钟大约为4.3MHz。 XI 引脚(34)时钟来自 MCO2、它来自 stm32f4、时钟为50MHz。 此错误来自哪里？
我的初始化序列是：
1.复位29引脚。 该引脚可由 MCU 控制。
2.等待10ms。
3.向寄存器0x00写入0x8000
4.向寄存器0x1F 写入0x0800
5.等待10ms。
6、读取寄存器0x01、等待位2表示建立了有效链路。
7.向寄存器0x00写入0x1000以启用自协商。
8、读取寄存器0x01、等待位5表示自协商完成。
9.读取寄存器0x10以获取状态。
但步骤6错误、寄存器0x01始终为0x7849、表示建立了无效链路。 我的初始化序列是否正常？
谢谢。

您好、罗德里格斯
另一个问题是、来自 tlk110的 RMII_REF_CLK 是否发送到 MCU？ 谢谢。

尊敬的 Rob：
    使用 RJ45环回电缆、我可以获得有效链路、ETH_RMII_REF_CLK 为50MHz。 但是、使用实线缆、无论该线缆是 MDIX 线缆还是 MDI 线缆、tlk110都无法建立有效链路、ETH_RMII_REF_CLK 大约为4.3MHz。 我还尝试将寄存器0x09写入值0x7C61并将寄存器0x19的位15置位、但这是无用的。 phy sch 如下所示：

那么、问题出在哪里呢？ 谢谢。

   我还在 tlk110数据表第23页的图4-2下有一个设计、phy sch 如下所示：

  在此模式下、使用 RJ45环回电缆无法获得有效链路。

谢谢。

您好！

您上面说过、参考时钟为4.3MHz。 该 PHY 需要数据表中指定的50MHz 时钟。
请为 PHY 提供有效的参考时钟。

尊敬的 Ross
PHY 参考时钟为50MHz。 使用 RJ45环回电缆、我可以建立有效链路、ETH_RMII_REF_CLK 为50MHz。 但使用真实的电缆时、我无法建立有效的链路、ETH_RMII_REF_CLK 大约为4.3MHz。
问题在哪里。
谢谢。

尊敬的 Rose：

根据 tlk110数据表第8页的引脚39 (RX_DV)、

我添加了一个上拉电阻器、整个 tlk110 sch 类似于 bleow

在该模式下。  RJ45环回电缆、真正的 RJ45电缆都可以建立有效链路。 但会发生一个非常奇怪的情况、tlk110引脚38 (RX_CLK)为25MHz。 在 RMII 模式下、引脚38 (RX_CLK)分频为50MHz？  

那么问题是什么？ 使用 RMII 模式时、tlk110引脚39必须有一个上拉电阻器？

谢谢。

您好！

听起来处理器存在问题。
PHY 不控制外部时钟源。

RX_CLK 将在100Mbps 运行时输出25MHz 时钟、在10Mbps 运行时输出2.5MHz 时钟。

尊敬的 Ross
您提到 MII_MODE 设置、该写入寄存器0x17位5吗？
谢谢。