This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DP83822IF:DP83822IF 的 RMII 计时序列

Guru**** 2470840 points
Other Parts Discussed in Thread: DP83822IF

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/649260/dp83822if-rmii-timming-sequence-of-dp83822if

器件型号:DP83822IF

团队、

我们现在已将 DP83822扇出到我的客户的更多项目中。 对于新项目、他们计划使用 DP83822的 FPGA 和 RMII 接口。 由于这是他们第一次使用 FPGA 将 DP83822与 RMII 接口连接、他们希望我们能够帮助为 RMII 接口提供一些时序序列、以便他们能够根据时序序列执行程序、那么我们是否有这份文档或指南手册供客户使用? 非常感谢!

此致、

Sulyn

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好、Sulyn、

    您是否查看了 DP83822数据表中的上电/复位时序图?
    客户是否将使用 MDIO/MDC 执行硬件自举配置或寄存器访问配置?
    它们无需固件即可将 DP83822加电到 RMII 中。
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好、Ross、
    感谢您的支持。 客户可以使用 MDIO/MDC 接口读取/写入寄存器。 这没问题、DP83822IF 配置为 RMII 接口。 但是,对于 RMII 接口,由于客户使用 FPGA,因此他们需要编写代码来实现 RMII MAC 接口,因此他们想知道是否需要知道这些引脚的时序:TX_EN、TX_D[1:0]、RX_D[1:0]、CRS_DV 等。 那么、我不确定我的理解是否正确?
    如果您可以分享一些有用的建议、这将会很有帮助、非常感谢!

    此致、
    Sulyn
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好、Sulyn、

    很抱歉,我可能没有完全理解这个问题。
    他们希望 FPGA 检测 PHY 在 RMII 中吗? 他们可以读取寄存器0x17来查看 PHY 是否在 RMII 中。

    这些引脚在数据表中定义、我不会列出我们的每个功能、因为它们在数据表中进行了记录。
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    罗斯

    很抱歉、如果混淆、使用 MDIO/MDC 接口可以轻松地读取或写入寄存器、并且知道 PHY 是 RMII 接口。 但是、由于这些是以下引脚上的数字信号:当 DP83822在 RMII 接口上工作时、TX_EN、TX_D[1:0]、RX_D[1:0]、CRS_DV 等。 因此、这些  应该是这些引脚的一些时序序列或协议、因此客户需要了解这一点并对 FPGA 进行编程以与 DP83822通信(不是通过 MDC/MDIO、而是通过 RMII 接口)、我不确定这是否清楚? 谢谢。

    此致、

    Sulyn

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好、Sulyn、

    我不确定我是否跟随。 抱歉。

    客户想知道他们的 PHY 是否在 RMII 中? 它们将提供50MHz 参考时钟、还是 DP83822?
    如果您将 DP83822配置为 RMII 主模式、DP83822将在 RX_D3上输出一个50MHz 参考时钟、该时钟需要馈送至 MAC。
    也许他们应该使用这种方法来做他们想要做的事?
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好、Ross、
    客户已确认他们正在使用 DP83822的 RMII 模式、这没问题! 因为它们需要将 TX_EN、TX_D[1:0]、RX_D[1:0]、CRS_DV 等这些相关的 RMII 引脚连接到 FPGA 的引脚。 因此、他们想知道这些是 TX_EN、TX_D[1:0]、RX_D[1:0]、CRS_DV 等这些引脚上的时序吗? 因此、他们可以按照顺序对 FPGA 进行编程。

    此致、
    Sulyn
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好、Sulyn、

    应将 TX_EN 与 TX_D[1:0]上的有效数据一起置为有效。 TX_EN 和 DATA 将与 RMII 基准时钟相关。
    TX_EN 必须在整个有效帧传输中保持高电平。
    对于 CRS_DV、这是一个异步引脚、当在线路上检测到一个帧时将被置为有效。 您还可以使用 RX_DV 引脚更轻松地恢复实际的帧。

    在我们的数据表中、您可以看到设置和保持的时序要求。