This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN65DSI84-Q1:LVDS 输出的延迟时间

Guru**** 2468610 points


请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/647530/sn65dsi84-q1-delay-time-of-lvds-output

器件型号:SN65DSI84-Q1

您好!

下面让我确认一下。

根据数据表、LVDS 输出的延迟时间规格如下。

根据此技术规格、条件被定义为"tc = 6.49ns (154MHz)并且使用 REFCLK"。

然后、我有以下问题。

1、即使用户不使用"REFCLK"、我们也可以应用此规范吗?

2.“延迟时间”是否取决于 LVDS 时钟的频率?

在 数据表条件中、LVDS 时钟为154MHz、但我们希望您确认是否可以将该值用于其他 LVDS 时钟情况。

此致、

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好 Ryuichi、
    1.-是的、当 DSI 时钟为源时、它也适用。
    2.-是的、对于所有支持的输出时钟周期、最小和最大时间是最坏的情况。
    此致
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    Joel-San、

    感谢你的答复。
    我理解并关闭了这个主题。

    BR、