请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：XIO2001 您好！
在我们的其中一个设计中、由于文档显示了内部下拉、我们将 CLKRUN_EN 和 EXT_ARB_EN 保持未连接状态。
遗憾的是、2012年的 XIO2001错误(scpz008b.pdf)告诉我们这些内部 pullodwns 不起作用。 建议的权变措施是将外部下拉电阻连接到这些引脚。
但是、对于已经生产的所有电路板、添加这些外部电阻器是不可行的、因为我们在 BGA 封装中使用 XIO2001。
与勘误表相反、即使是2016年的实际数据表也讨论了这些引脚上的内部下拉电阻(第20页的注1)：
到目前为止、我们还没有对 XIO2001进行与 CLKRUN_EN 或 EXT_ARC_EN 影响相关的研究。
是否有新的芯片修订版可修复此勘误表？
XIO2001何时对 CLKRUN_EN 和 EXT_ARB_EN 的状态进行采样？
- 根据勘误表、CLKRUN_EN 和 EXT_ARB_EN 仅在 GRST#的上升沿采样。
由于 GRST#在我们的电路板上也保持未连接状态、这是否消除了勘误表、因为 GRST#"上升沿"永远不会出现这样的情况？ - 根据数据表、
- 当 PERST#为高电平时、或者在 PERST#的上升沿时、CLKRUN_EN 被采样？ 数据表中的文本有一点不清楚：
当 PERST 置为无效并且在引脚 C11 (CLKRUN_EN)上检测到 VDD_33的上拉电阻器时、时钟运行特性被启用。 - EXT_ARB_EN 在 PERST#的上升沿采样：
当 PERST 置为无效时、将检查 EXT_ARB_EN 引脚的逻辑状态。 - 所有静态控制输入被锁存在 GRST#的上升沿和 PERST#的上升沿：
当 GRST 的上升沿发生时、电桥对所有静态控制输入的状态进行采样并在内部锁存信息。
当 PERST 的上升沿发生时、XIO2001对所有静态控制输入的状态进行采样并在内部锁存信息。
- 当 PERST#为高电平时、或者在 PERST#的上升沿时、CLKRUN_EN 被采样？ 数据表中的文本有一点不清楚：
CLKRUN_EN 和 EXT_ARB_EN 静态控制输入、以及 XIO2001何时对它们进行解释？
外部串行 EEPROM 会怎么样？
是否可以使用适当的 EEPROM 内容覆盖 CLKRUN_EN 和 EXT_ARB_EN 设置？
我相信、像德州仪器(TI)这样一家因出色的芯片设计而闻名的公司已经实现了这种选择。
我认为没有什么可以做的(最坏的情况)、CLKRUN_EN 和 EXT_ARB_EN 输入实际上是悬空的、这意味着如果它正常工作或不工作、那么它就很幸运、何时会发生什么
- XIO2001检测到 EXT_ARB_EN 为高电平
根据我的理解、这将导致在 PERST#失效后、XIO2001将尝试从(不是正在仲裁)外部仲裁器请求总线以执行 PCI 配置周期。
此"总线请求"在连接到所连接 PCI 设备的 GNT#引脚的 IO 引脚上有效。 该器件必须将其 REQ#引脚驱动为低电平才能将总线授权给 XIO2001。 但这不会发生、因为 PCI 设备根本没有设置。
是这样吗？ - XIO2001检测到 CLKRUN_EN 为高电平
在我们的设计中、GPIO[0]也处于未连接状态。
是否可能损坏任何已连接的 PCI 设备？
是否所有内容都可能会在一段时间内找到并在一段随机时间后失败？
我期待您的回答。
此致、Niels
