• 状态 Resolved
  • 已锁定 已锁定
  • 回复 2 回复
  • 订户 0 订户
  • 视图 84 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DP83867IR：在 DP83867IR 复位后 MDIO 保持低电平

admin
Guru**** 2540720 points


请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/712313/dp83867ir-mdio-being-held-low-after-reset-on-dp83867ir

器件型号：DP83867IR

你(们)好

我有一个与此主题相关的问题。

正如 e2e 线程中提到的、GPIO_0不应配置为模式4。

客户是否能够确认此引脚上的电压电平是否在数据表中指定的处于模式3的范围内？

从第一个到最后一个(3V3、1V、2V5、1V8)的电源斜升总时间是多少？

此致、

本志本

  • 0
    TI__Guru**** 2540720 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好、Koji、

    客户可以测量引脚上的电压、并将其与自举部分中列出的电压表进行比较。 确认 PHY 是否正确捆绑的另一种方法是读取寄存器0x6E 和0x6f、并验证捆绑模式是否与系统要求相匹配。

    我们不会在数据表中对第一个电源到最后一个电源的规格进行说明。 但是、如果您的最后一个电源在第一个电源斜坡后的100ms 内变得稳定、那么它应该是好的。

    此致、
    Aniruddha
  • 0
    TI__Guru**** 2540720 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好、Aniruddha、

    谢谢你。