• 状态 Resolved
  • 已锁定 已锁定
  • 个回复 4 个回复
  • 名订阅用户 0 名订阅用户
  • 次查看 138 次查看
  • 用户 0 名在线用户
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DS15EA101：LOS 和 EN 引脚时序

admin
Guru**** 1831610 points
Other Parts Discussed in Thread: DS15EA101, DS90LV001
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/709171/ds15ea101-los-and-en-pin-timing

器件型号：DS15EA101
主题中讨论的其他器件： DS90LV001

顺便说一下、是否有人知道 EN 引脚到底是怎么做的？

具有2个以电气方式并联的 LVDS 时钟(=线或线)、一个来自 DSC1123 100MHz MEMS 振荡器、另一个来自传入的差分对。

后者在可用和选定时由 DS15EA101进行均衡。

为了进行选择、我管理这两个器件的 EN 引脚、以便更改公共输出线路上可用的源。

我看到的奇怪是叠加在100Mhz 时钟上的低频开/关模式。 当我探测或触摸引脚5&6上的均衡器外部电容器时、它的频率会发生变化。

但 EN 很低！  不应该禁用输出、因此 ds15101对其输出有任何影响？

此外、50欧姆内部拉电阻器在禁用时是否也会保持在该状态？

感谢您的帮助！

弗朗西斯科

  • 0
    TI__Guru**** 1831610 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    尊敬的 Francesco：

    EN 引脚在低电平时为真、它启用输出。 换句话说、这是输出使能-在低电平时为真。 当该引脚为低电平时、将启用输出。

    禁用时、输出将静音、且输出具有恒定电平-恒定高电平或低电平。

    您能否告诉我您的应用是什么、您是否与 DS15EA101的输出进行交流耦合？ 如果可能、请向我发送您的应用的方框图。

    此致、、、Nasser
  • 0
    TI__Guru**** 1831610 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    大家好、感谢您的回复。 我在发布此请求后发现了极性。  (弃用我的原型板上已移除的 bjt)

    无论如何、我仍然有问题：大家可以看到、当我设计它时、我被说服、我可以禁用 DS1123或 DS15EA101中的一个、并让总线完全控制启用的那个... 但是、就我所能说的范围而言、禁用的 DS15EA101输出会大幅降低 LVDS 摆幅、此外、负输出的这种降低要高得多。相对于正输出... 。 尽管以下接收器似乎能够恢复时钟、但我不敢说它的抖动不会超过预期

    F.

  • 0
    TI__Guru**** 1831610 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    尊敬的 Francesco：

    禁用 DS15EA101后、其输出端仍然提供100欧姆的端接电阻。 DS15EA101和 R22 100 Ω 终端组合可提供双端接。 您可能可以将 R22增加到大约130欧姆、这将减少您看到的信号衰减。

    此致、、、Nasser
  • 0
    TI__Guru**** 1831610 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    谢谢。

    我想6dB 衰减不应成为问题：电缆将较短、频率不是很高(100Mhz)。

    令我真正失望的是、负输出相对于正输出的下降幅度要高得多。

    其行为如下：

    1) 1)输出未被禁用、但在特定逻辑1状态(outp=1、outn=0)下暂停

    2) 2)输出端呈现的阻抗不恒定、但在低电平状态下会降至低得多的值

    条件 1) 已通过数据表确认、在设计之前、我没有仔细阅读。

    条件2)对我来说更难理解、至少有几个原因。

    据我所知、LVDS 应基于电流控制概念。 每次反转输出端出现的电压差时、电流发生器都会从其中一个桥臂转向另一个桥臂或相反方向。

    如果是这样、输出对上看到的阻抗应该是恒定的、对吧？ (电流源具有高阻抗)。 那么、为什么我看到输出负载在低电平时比在高电平时高得多？

    第二个原因是、如果为实、此阻抗漂移将使每次终止总线的尝试消失： 当在0-1转换中与正确的负载端接时、1-0转换将不会相同... 这是不可能的。

    必须有其他东西、这可能是由于不同的 LVDS 芯片兼容、但在输出结构和输出共模电压范围方面不相同。 因此、低电平强制过低、线路会将另一个驱动器件的可用摆幅压缩到 GND 轨上方的较小范围、而另一个驱动器的高电平则会释放电流源、从而为其配套驱动器留出整个空间。

    这一切都是为了帮助其他人有利可图地使用该均衡器。 对于我的设计所关注的问题、已决定将 DS15EA101更改为简单的 DS90LV001、 它不会进行均衡、但足够敏感以恢复某种程度的衰减输入、并且具有真正的输出启用/禁用(而不是信号链启用/禁用)控制引脚。

    弗朗西斯科