[参考译文] DP83867IS：数据传输错误、SGMII 接口

团队、

对此有任何反馈吗？

此致

您好、Bartosz、

首先要检查的是 RX_CTRL 引脚绑定到模式3。 请确保 RX_CTRL 处于模式3。

您能否提供正在工作的 PHY 和未工作的 PHY 的原理图？ 根据我的理解、该系统中有4个 PHY。

另请提供电路板上 DP83867IS 单元的顶部标记。

此致、

Rob、您好！

感谢您的回答。 RX_CTLR 引脚处于模式3。 之前、我们决定将其置于模式4以禁用自动协商、但我们在发现后启用了它、如果自举引脚处于模式4、则无法通过软件启用它。

设计中有4个 PHY 和2个交换机 Marvell 88E6390X。 PHY 1和3连接到开关1、PHY 2和4连接到开关2。 通过 SGMII 接口进行连接。 所有 PHY 都不能100%正确工作、但从交换机向 PHY 发送数据包始终正常工作、但在从 PHY 到交换机的光学方向：

-连接到交换机1的 PHY 1和3根本不会自动协商 SGMII、但在不进行自动协商的情况下设置它们将允许发送数据包、但所有数据包都丢失(光石方向工作正常)

PHY 2和4自动协商 SGMII，但有些数据包在这一方向上发生错误(大概1%)

除设置 SMI 地址外、所有 PHY 都使用相同的原理图。 另一个区别是布线、其中与 PHY 1和3的 SGMII 连接具有3个过孔(不起作用的过孔)、而与 PHY 2和4的连接只有2个过孔。 但 SGMII 链路的布线非常小心、100欧姆差分、50欧姆单阻抗。 我可以发送原理图、但目前论坛似乎不允许我插入附件。

是否有某种方法可以在 PHY 中设置驱动强度/端接？

最重要的标记是：

TI83867IS

TI 7AI

CDYX G4

非常感谢您的反馈。

此致

Radek

您好、Radek、

我已向您发送朋友请求、以便您可以与我私下分享您的原理图。

对于 SMI 地址带、您是否放置了虚拟电阻器来平衡 SGMII 布线上的阻抗？ 例如、如果您在引脚35 (SGMII_SOP)上放置模式2自举、则也应在引脚36 (SGMII_SON)上放置模式2自举。

PHY 的25MHz 参考时钟是来自开关还是晶体？

与 PHY 1和3相比、PHY 2和4的直流阻断电容器离 PHY 有多近？ 这有时会导致严重干扰信号完整性的反射。

您可以使用寄存器0x0170位[4：0]来调整驱动器的 IO 阻抗。

此致、