请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：SN65DP159 我正在尝试了解应用报告 SLLA358 (DP159作为 DisplayPort 重定时器)中的参考设计。
第5、6、7页(随附)提供了原理图。 在此参考原理图设计中、来自 DisplayPort RX 连接器的 AUXP、AUXN (引脚15、引脚17、在的第5页)被路由到 Xilinx (引脚9、引脚10、在的第7页)。
另一方面、DP159中的 AUX_CLKN、AUX_CLKP (引脚44、引脚45、在的第6页)会路由到 Xilinx (引脚16、引脚15、在的第7页)。
根据 DP159数据集图31、AUX (引脚44、引脚45)用于 DP 源和 DP159之间的 DP 链路训练。
在本演示中、DP 连接器的 AUX 直接路由到 Xilinx、而不是 DP159、如何执行链路训练？ DP 源端和 Xilinx 之间是否协商了链路训练？
在这个中、DP159的 AUX 被路由到 Xilinx、此连接的用途是什么？
谢谢你。
