[参考译文] DS90UB928Q-Q1：在 VDDIO 上升之前、PDB 上升

admin

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

器件型号：DS90UB928Q-Q1

您好、香榭丽舍

我的客户询问加电顺序、请支持。

问题1)

当 PDB 在 VDD33斜升之前几个月设置为高电平时、如果 PDB 在 VDD33斜升后被切换为低电平、器件是否正确加电？

问题2)

在 talbe 10"上电定序限制"中、 T3定义为0.05ms < T3 < 1.5ms。

如果 PDB 在 VDD3上升后超过1.5ms 设置为高电平、是否存在任何问题？

此致、

0 admin 7 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好-

1.是的。在切换 PDB 之前、请等待1-2 ms。此外、在切换 PDB 时、PDB 必须保持低电平至少2ms。
2.在表10中、T3定义为 VDD33上升时间。

此致、
Davor

0 admin 7 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

感谢您的回答。

对于 Q.2、我看到 T3是上升时间。因此、VDD3必须在1.5ms 内上升才能实现正确的上电序列、不是吗？

此致、

0 admin 7 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

没错。

接口（参考译文帖）(Read Only)