请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：SN65LVDS391 您好！
我正在尝试使用 SN65LVDS391 IC 设计 TTL 到 LVDS 接口。 我要使 PCB 成为一个4层板、其中顶层用于 LVDS、底层用于 TTL、层2用于接地、层3用于电源。 数据表中规定、接地平面和电源平面之间的间隔应保持为5mil。 但标准磁芯尺寸约为47mil。 如果我将其更改为 TI 建议的间隔、则必须增大顶层和层2、底层和层3之间的介电间距大小。 我在设计中使用 SMA 连接器、因此我不确定是否进一步减小电路板厚度、是否有足够的机械支持。
TI 是否为这些 IC 推荐了参考/布局堆栈？
如果有人能指导，那就太棒了！
谢谢、
