请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：DS90UB948-Q1 主题中讨论的其他器件：DRA745
降级：
我们的设计可解决有关 DS90UB948和 DS90UB947的一些问题。
首先、是否有关于 DS90UB948和 DS90UB947的勘误表？
其次、在汽车中进行 PP 测试期间、信息娱乐系统将在屏幕上出现雪点、或者屏幕将变为黑色。
e2e.ti.com/.../_EA96B182B970_.mp4
此设计的组织结构如下所示(DRA745发送 PCLK 为148.5MHz、RG888信号符合1080p@60Hz 的要求)：
具体问题如下：
- 第一个问题是 屏幕背光、但屏幕没有图像。 DS90UB948的 LOCK 引脚始终处于低电平状态。
因此、我们关闭 DRA745的 PCLK 并再次设置 PCLK、没有映像。 然后软件复位 DS90UB948和 DS90UB947、也没有映像。
第二个问题是屏幕背光、但屏幕没有图像。 DS90UB948的 LOCK 引脚始终处于高电平状态。
因此、我们关闭 DRA745的 PCLK 并再次设置 PCLK、图像正常。
第三个问题是屏幕上有图像、但会出现白点和垂直条纹线。
其他信息如下：
- DS90UB947的 PDB 信号由 DRA745控制；
- 我们将坏板和好板之间的 DS90UB947 LVDS CLK 抖动和眼图进行了比较，如下图所示。
a)良好的电路板眼图：
b)良好的电路板时钟抖动：
c)无图像电路板眼图：
d) 无图像板的时钟抖动：
e)无图像板的时钟抖动：
BTW、还有其他有关时钟抖动的问题：
从 DS90UB947 OpenLDI 输入的数据表中删除、如下图所示。 0.2UI 的时间为348.8ps、我们想知道输入总抖动容差的参数是仅 LVDS CLK 的抖动还是 CLK 和 Datas 之间的抖动？
(2)包括数据到时钟偏移、脉冲位置变化。
(3) OpenLDI 输入的一个位周期。
请 请帮助提供一些建议。
非常感谢！
此致
祝你好运
