This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DP83848K:关于 RMII 的 REF_CLK

Guru**** 2482105 points


请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/671212/dp83848k-about-ref_clk-of-rmii

器件型号:DP83848K

大家好、

使用 DP83848N 的客户询问 RMII 模式的艺术品作业问题。  它 只需要一 个 ref_clk 到 X1。 带宽、 它是否需要 X1路径上的物理延迟 来实现 数据的中心对齐?

-。 如果 是、您能否 举个例子?

-。 如果没有 、是否有其他方法可以对齐中心?

谢谢、

Sam Le

 

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    尊敬的 Sam:

    与 RGMII (125MHz)相比、RMII 以50MHz 的较慢时钟运行、并且数据仅在上升沿采样、因此与 RGMII (即 DDR)相比、这简化了对偏斜的要求。

    PHY 在时钟的上升沿将数据输出、MAC 在下一个时钟周期对其进行采样。 RMII 不需要额外的 PCB 级延迟。

    此致、
    GET