This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DS280DF810:申请原理图审阅

Guru**** 2482105 points


请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/669699/ds280df810-request-schematic-review

器件型号:DS280DF810

您好!

下面所附的原理图来自我们最重要的客户之一、您能否检查是否存在任何潜在问题?

e2e.ti.com/.../M3000_5F00_RETIMER.pdf

谢谢、

终端

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    我将在美国太平洋时间周五之前查看原理图并提供我的意见。

    因此、

    Rodrigo Natal

    HSSC 应用工程师

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    大家好、我查看了原理图。 我的输入。

    已检查并正常

    • VDD 去耦
    • CAL_CLK_IN 的振荡器
    • 高速输入和输出->由于重定时器实现了集成的交流耦合电容器、因此没有外部交流耦合电容器
    • ADDR 引脚搭接选项
    • 对于 SMBus 从模式、READ_EN_N 悬空
    • All_DONE _N 悬空
    • INT_N 至系统输入
    • 测试引脚悬空

    注释

    • EN_SMB 为2.5V LVCMOS 输入引脚。 建议使用1k Ω 上拉电阻至2.5V、以实现 SMBus 从模式下的正常运行
    • 假设重定时器 SDA 和 SCL 被拉至系统板上的某个位置上的3.3V

    因此、

    Rodrigo Natal

    HSSC 应用工程师