This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DP83867IS:DP83867IS:SGMII 输入阻抗

Guru**** 2482105 points
Other Parts Discussed in Thread: DP83867IS

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/669068/dp83867is-dp83867is-sgmii-input-impedence

器件型号:DP83867IS

你好、

在支持案例 "DP83867IS:输出50欧姆阻抗"中、提到 SGMII 输入为高阻抗。

我正在测量 SGMII 对、  当在 DP83867IS 中的焊盘27和28之间测量时、似乎有来自高阻抗(dip)的反射。  SGMII SIN/SIP 中是否会出现这种预期行为?

您是否具有来自 SGMII SIN/SIP 焊盘的参考信号波形(它也取决于驱动器)?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    你好。

    我们在 DP83867上提供了适用于 SGMII 的 IBIS-AMI 模型、它可能有助于解答您的问题。 SGMII SIN/SIP 是输入焊盘、因此它们不会传输参考波形。 对于 SGMII 输入、布线需要为100欧姆差分(50欧姆单端)。 PHY 需要正确配置为 SGMII 模式。

    此致、
    Aniruddha
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    感谢您的回答。

    我的问题没有提供所有细节。 当 SGMII 对的另一端(在我的情况下为处理器)将信号驱动到此对时、我可以在测量 DP83867输入引脚27和28之间的波形时看到反射。 使用100欧姆差分对进行布局。 SGMII 正在工作、但信号质量需要确认。

    我要问的是:可以在该输入对中看到反射吗? 该对是否在 DP83867内部端接至100欧姆(50欧姆单端)?

    其他问题:是否有建议、交流电容器的放置位置、它们是否应靠近发送器(处理器)或接收器(DP83867)?

    遗憾的是、我无法使用 IBIS 仿真工具。
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好!

    接收器输入差分阻抗以100欧姆为中心。 可以看到一些可能由于有源组件和电路板制造中的容差而产生的反射。 SGMII 规范允许接收器差分输入阻抗介于80欧姆至120欧姆之间。 我们要求客户将其保持在尽可能接近100欧姆的水平、以减少信号完整性问题。

    无需将交流耦合电容器靠近发送器或接收器。 如果在 SGMII 引脚上使用直流自举电阻器、则需要在自举电阻器之后放置交流耦合电容器。

    此致、
    Aniruddha