• 状态 Resolved
  • 已锁定 已锁定
  • 回复 5 回复
  • 订户 0 订户
  • 视图 576 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DP83848I：复位期间的 I/O 状态

admin
Guru**** 2905440 points

Other Parts Discussed in Thread: DP83867IS, DP83848I

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/749155/dp83848i-i-o-status-during-reset

器件型号：DP83848I
主题中讨论的其他器件：DP83867IS、

您好！

对于 DP8384x、我们是否可以假设当复位为低电平时、所有引脚都处于高阻态？

此致
Paddu

  • 0
    TI__Guru**** 2905440 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好、Paddu、

    不、这是不正确的。 请参阅数据表引脚表。 I/O 列定义了引脚状态。

    此致、
    GET
  • 0
    TI__Guru**** 2905440 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Geet、您好！

    谢谢、

    是否是表"4.2封装引脚分配"？
    该表提到了 I/O 的类型、我认为这些状态是复位后的状态、而不是复位期间的状态。

    您能否确认复位期间 I/O 的状态。
    关于同一系列的 DP83867IS、在下面的 E2E 中提到了"所有引脚均处于高阻抗状态"。
    e2e.ti.com/.../707107

    此致
    巴杜语

  • 0
    TI__Guru**** 2905440 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好、Paddu、

    该注释与输出行有关。

    此致、
    GET
  • 0
    TI__Guru**** 2905440 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    Geet、您好！

    感谢您的确认。

    那么、您是否意味着 DP83848I 在复位期间的所有"输出引脚"也将为高阻态？
    剩余的引脚状态将如数据表中的"封装引脚分配"所述？

    此致
    巴杜语
  • 0
    TI__Guru**** 2905440 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    是的。 没错。