This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/interface-group/interface/f/interface-forum/748325/tpd4e1u06-several-questions-of-cl
大家好 如果我们问 TPD4E1U06、您会介意吗？ 在数据表 P5中提供了 CL"条件 f = 1MHz、VBIAS = 2.5V、25°C"的说明。 VBIAS 是指 在 D1+/-或 D2+/-处施加的电压？ 然后、频率条件为1MHz。 如果 频率为100MHz、CL 会增大还是减小？ 此致、 大田松本
Matsumoto-San、
1) 1) VBIAS 可应用于四个 D1+/-或 D2+/-引脚中的任何一个。 无论引脚施加的电压是多少、都将为相应的线路提供该负载电容、而不会影响其他线路。
2) 2)我们预计100Mhz 时的电容变化会很小、但变化会很小。 为实现最佳实践、假设数据表参数仍将在100Mhz 下应用。
您使用此线路保护哪个接口？ 如果您告诉我、我可以确认该器件是否合适。
谢谢、
阿尔茨
Alec San 非常感谢您的回复！ 您使用此线路保护哪个接口？ 如果您告诉我、我可以确认该器件是否合适。 ->我们的客户希望使用 TPD4E1U06以 100MHz 保护 LVDS。 此致、 大田松本
