[参考译文] DS92LV2412：锁定状态丢失

您好、ACGUY、

C1和 C0代表串行流中的嵌入式时钟。 C1始终为高电平、C0始终为低电平。

我在这里找到了类似的案例： e2e.ti.com/.../791688
正确的电源滤波和布局。

此致、
I.K.

您好、I.K、

感谢你的建议。
>>问题所在的位置是正确的电源滤波和布局。
是的。 我向客户推荐了您的建议。 PLL 的1.8V 电源上有 LC 滤波器。 它们将电容器从0.1uF 更改为超过0.22uF。 问题已解决。 但是，这方面没有理论依据。 数据表中规定的值为50mVpp。 在更改电容之前、PLL-Vcc 的噪声为37mVpp。 在低于10MHz 的并行时钟下发生锁定。 当频率超过10MHz 时、这是正常现象。

为什么会发生锁定？
时钟频率降低时是否会发生锁定？

此致、
ACGUY

您好、I.K、

我有更新。

1 -
该问题仅发生在大约9MHz 的并行时钟上、未发生在低于9MHz 或超过10MHz 的时钟上。

2 -
串行侧输入的时钟抖动正常。 它小于0.5UI。

3 -
我们针对每个1.8V 电源的 LC 滤波器电容器进行了强化、只有 PLL 电源具有这种效果。


DS92LV242x 使用超过10MHz 的时钟。
我认为 DS92LV241x 在大约9MHz 的并行时钟上存在错误。
您是否有关于9MHz 并行时钟的 DS92LV241x 的噪声阻抗数据？


此致、
ACGUY

您好、ACGUY、

我将检查我们是否有此类数据。 为了澄清这一点，我有几个问题：

1) 1)添加电容器后、问题是否已修复？

2) 2)在添加电容器之前、他们是否在多个单元上看到了该问题？ 是否有任何器件没有问题？

3) 3)如果有未显示问题的器件、它们是否能够更换坏器件并重现问题？

此致、
I.K.

感谢您的回答。

1)是的。 P-CLK 为9MHz，将电容从0.1uF 更改为1uF/6.3V/1005/X7R。
该电容器的 Z 在大约9MHz 时最低。

2)是的。 共有50个单元。 有5个单元存在问题。

3)是的。 问题伴随而来。



如果您知道、、、
在数据表 P10中、
(1)
电源噪声测试是使用 PCB 上的最小电容器完成的。
正弦信号通过交流耦合到 VDDn (1.8V)电源、幅度= 100mVp-p (在器件 VDDn 引脚上测得)。
当串行器上的噪声频率小于750kHz 时、使用10米电缆对串行器输入和 DES 输出进行的位错误率测试显示没有错误。
另一方面、当噪声频率低于400kHz 时、DES 不会出现误差。

我想、这句话的意思是"噪声频率不应超过400kHz。"
正确吗？

此致、
ACGUY