[参考译文] DP83867IR：XI 输入的绝对最大电压电平是多少？

admin

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/678456/dp83867ir-what-s-the-absolute-maximum-voltage-level-to-xi-input

器件型号：DP83867IR

尊敬的先生/女士：

我正在使用 DP83867ISRGZR 设计10/100/1000以太网端口。

25MHz 时钟来自我的 FPGA 输出(2.5V 方波)。在进入 DP83867之前、它会经过一个通道连接多通道黄油。缓冲器输出也为2.5V。从缓冲器输出端、它通过33.6ohm 串联电阻器连接到 DP83867 XI 引脚。因此、XI 引脚上的时钟在 2.5V 时为25MHz 方波。 XO 引脚保持开路(NC)。

根据数据表、如果时钟处于2.5V 电平、则使用电容分压器(28pF 串联、28pF 接地)将电压电平降低至大约1.8V。这是建议还是强制性的？ XI 引脚的2.5V 时钟输入是否会损坏 DP83867器件？

如果我们将25MHz 2.5V 方形时钟信号直接馈送到 XI 引脚、会发生什么情况？在此类设计中、我们发现大多数 DP83867器件工作正常、但有一些器件不工作。对于不工作的设备、在查询其 ID 时返回了无效的 PHY ID。我们探测 MDC/MDIO 信号、它们的波形和时序看起来不错。我们不理解为什么 DP83867未返回有效 ID。 2.5V 时钟是否可能会对器件造成不良影响(例如损坏)、尽管大多数器件能够承受并正常工作。

XI 引脚的输入端的绝对输入电压电平是多少？请注意、我们使用1.1V 和2.5V 为 DP83867供电。

我们的设计处于关键路径、非常感谢您的帮助支持！

非常感谢！

文波

7 年多前

0 admin 7 年多前

TI__Guru**** 2485515 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好！

对于高于1V8信号电平的 XI、必须使用电容分压器。

此致、
GET

0 admin 7 年多前

TI__Guru**** 2485515 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

谢谢您 Geet。

是的、我添加了电容分压器、并将时钟电压电平从2.5V 降低到低于1.8V (约为1.7V)。但问题仍然存在。我怀疑2.5V 的高时钟电压可能会损坏 IC、然后我用新器件更换 PHY IC、但结果与以前相同。读取 phy 标识符寄存器将返回0x0000、而不是 0x2000。读取其他 PHY 寄存器也会返回值0。

我们检查了25MHz 时钟、复位、MDIO 时钟/数据和电源电压、它们看起来都很好。上电后、复位到 PHY 信号如下所示：它在0.7V 下保持200ms (由于下拉电阻器和 PHY 内部上拉电阻器)、然后我们的 FPGA 将其驱动为0V 的低电平持续2ms、并将其驱动为2.5V 的高电平、然后保持高电平直到下一次复位。我认为这种复位应该可以、因为共享相同复位信号的其他5个 PHY 器件工作正常。

很难相信我们有两个有缺陷的器件、或者在更换过程中新器件损坏/有缺陷(在 PCB 上重新安装器件)。有什么建议吗？

0 admin 7 年多前

TI__Guru**** 2485515 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好！

您是否尝试过所有可能的 PHY ID？
您可能会引导至与预期不同的 PHY ID。
您是否已尝试将 PHY ID 0x0更改为0x1F？这不是寄存器、而是由自举分配的实际 PHY 地址。

接口（参考译文帖）

接口（参考译文帖）(Read Only)

[参考译文] DP83867IR：XI 输入的绝对最大电压电平是多少？