请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
器件型号:DP83867IR 我在 100Mbps MII 模式下使用 DP83867IR EVM (GTX_CLK、RXD4..7和 TXD4..7未连接)。 J8上的 CLKOUT 引脚用作我们设计的时钟源。 RX_CLK 在强制设置为100Mbps 后提供25MHz 时钟(在 CFG1中禁用1000BASETFULLDUPLEX 和1000BASETHALFDUPLEX)。 按预期以100M 建立链路。 无法进行数据通信。 TX_CLK 驱动"0"(通过上拉测试)。 预期为25MHz 时钟输出。
可能出什么问题了?