您好！
我对具有1.8V 主器件和3.3V 从器件的 TCA9548A 上的适当 VCC 有疑问。 VCC 为2.5V。 我使用了以下帖子中的示例2来设置该电压。
我的理解是、2.5V 可以。 不过、在查看设计时、我发现对于 A0-A2、SCL、SDA 和/RESET、VIH 为0.7 x Vcc (数据表的表6.3)。
现在、0.7 x 2.5V 是1.75V、这太接近主器件的1.8V。
首先、我想知道我在这项分析中缺少什么。
另一方面、我想知道如果我将 VCC 设置为1.8V、是否会降低性能、因为这样我就可以省去/RESET 线路的电平转换器(1.8V > 2.5V)。
提前感谢。
您好、Elder、
"有一个问题、我想知道我在这项分析中缺少什么。"
您的分析正确、具有1.8V 上拉电阻的主总线非常接近器件的 VIH。 借助强大的上拉电阻器、您可以实现这一功能。
在您从先前示例中得到的3V Vcc 下、1.8V 电压将无法满足 VIH。 您计算出的3V 最大值是为了确保主通道和辅助通道之间的导通 FET 不会部分导通。 (如果发生这种情况、则所有通道上的上拉电压都会稍微下拉)。 我在这里的仿真中运行了这方面的一个示例：
"另一方面、我想知道、如果我将 VCC 设置为1.8V、是否会降低性能、因为这样我就可以省去/RESET 线路的电平转换器(1.8V > 2.5V)。"
使 Vcc = 1.8V 意味着低电平从一侧传递到另一侧需要更长的时间。 因此、从本质上讲、它将从高电平向低电平转换产生较小的传播延迟。
这里的原因是2.5V (Vcc)时的栅极电压和1V 时的阈值电压(Vth)意味着通道(主通道或附件通道)需要至少下拉至1.5V、因为另一侧开始下拉。
在栅极电压为1.8V (Vcc)且阈值电压相同的情况下、重新执行此示例。 此示例中、下拉电压是其他通道上的信号开始下拉之前的0.8V。
这两个示例的差异是0.5V、当您下拉时非常快(纳秒级范围)。 我唯一能想到的另一件事是、由于栅极电压较低、我们将看到更大的 RDS (通道之间的阻抗)、这不会真正导致任何问题、除非您将其与一个缓冲器配对、该缓冲器具有连接到这些通道中的一个静态电压偏移。
谢谢、
-Bobby
