[参考译文] DS90UH940-Q1：双层与多层设计

admin

Other Parts Discussed in Thread: DS90UH949-Q1, DS90UH940-Q1

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/677471/ds90uh940-q1-double-layer-vs-multilayer-design

器件型号：DS90UH940-Q1
主题中讨论的其他器件：DS90UH949-Q1、

您好！

我的目标是使用(2) DS90UH949-Q1和(1) DS90UH940-Q1构建 PCB。 PCB 还将具有一个 STDP4320。该电路的功能是将 DisplayPort 数据转换为 CSI-2。因此、将会有几个连接器、而且板上也会有一条 CLK 线和 I2C 线。我的问题是、对于此电路板、我需要实现多层、还是需要一个双层、底部作为接地层、是否起作用？

7 年多前

0 admin 7 年多前

TI__Guru**** 2484615 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好-

至少需要一个4层电路板。有关更多详细信息、请查看器件数据表。

此致、
Davor

0 admin 7 年多前

TI__Guru**** 2484615 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

我阅读了两个芯片的数据表、并确实看到了 PCB 设计的建议。然而、为了以更低的成本进行原型设计、我想知道、假设我没有 PCB 面积限制、那么构建一个仅包含两层的功能电路板是否可行、并且我将尽力避免将不同的数据走线放置在彼此靠近的位置？

0 admin 7 年多前

TI__Guru**** 2484615 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好-

高速 PCB 设计需要使用具有受控阻抗的互连(走线)。对于 FPD-Link III 串行器/解串器、您需要50 Ω 单端和100 Ω 差分互连。由于只有两层可供使用、底层将是顶层信号布线的 GND 基准。对于2层电路板、电介质的厚度约为60mil。因此、布线必须具有~120mil (~3mm)的宽度才能实现50 Ω 单端/100 Ω 差分阻抗。布线太宽、无法连接间距为0.5mm 的封装。

此致、
Davor

接口（参考译文帖）

接口（参考译文帖）(Read Only)

[参考译文] DS90UH940-Q1：双层与多层设计