请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：TLK110 团队、
我有一位客户在 MII 模式下使用 TLK110并使用外部晶体。 它们还有其他设计(具有不同的 PHY)、这些设计在 RMII 模式下使用由 FEC 模块生成的50MHz 时钟。 它们有一个错误、在启动过程中停止50MHz 时钟、有时会导致 PHY 运行不正常。 当配置为 RMII 模式时、TLK110是否支持使其主时钟中断？ 他们不打算这样做、但由于时钟是由 CPU 生成的、因此可能会发生这种情况、我们希望澄清该部件在这种类型的事件中的行为。
