请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：DS92LV18 主题中讨论的其他器件： DS92LV16
一位客户正在使用 DS92LV18、但下面有一个问题。
在最初的 DIN17～DIN00被设定为加电定时的全部为"1"并且 PLL 被锁定、但是 DIN17～DIN00被更改为"111001000111111111111111111"、PLL 失去锁定。
请告诉我以下关于 LOCK 和 DINx 关系的三点：
①Is 由于数据数组的锁定或失锁有任何影响：DIN17～DIN00？
②Is 数据阵列存在锁定条件？
③If 有关 snla201的技术文档(DS92LV16、请参阅下面的附件)、请告诉我。
补充资料；
・TPWDN：高电平、RPWDN：高电平、SYNC：低电平
・μ s 信号速率：600Mbps (30MHz×20位)
・Ω 电缆长度：1000mm (LVDS 双绞线)
此致、
Satoshi
