This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/interface-group/interface/f/interface-forum/732767/thvd1410-why-does-r-pin-of-thvd1410-appear-voltage-drop-at-times-slot-when-de-re-translated-from-high-level-to-low-level
大家好、
当从高电平转换为低电平时、THVD1410的 R 引脚为什么在时隙出现压降？ 有方框图和波形。 你有什么建议吗？ 谢谢！
尊敬的 Max：
感谢您的帮助！ 客户计划尽快提交至 PP。 期待您的回复！
客户 进行另一项测试。 让电路板在90° 温度环境下工作。 他们发现上升沿多于在同一位置进行测试之前的上升沿。 下面是测试波形。 你可以有什么建议吗？
