[参考译文] SN65DP159：2个 DP159级联以实现 DP 重定时器

admin

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

器件型号：SN65DP159

尊敬的所有人：

其中一个 AA 必须实现 DP 重定时器。由于电缆长度较长、建议级联2个 DP159。

链下方

FPGA -> DP159 -> DP159 ->监视器显示端口。

DP159是否是此作业的管理部分？如果不是，您可以建议使用任何替代的 p/n 吗？

此致、

Domenico

0 admin 7 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

Domenyko 您好！

FPGA 的输出是什么？ DP++或交流耦合 TMDS？电缆有多长？

这是 DP 转 DP 重定时器应用还是 DP++转 TMDS 重定时器应用？

此致、
JMMN

0 admin 7 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

JMMN、您好！

以下是您的问题答案：

FPGA 的输出为 DP++

信号沿3个不同的电路板传输、每个电路板20cm。最后是一根3m 电缆。 (这就是级联为2个 DP159的原因)

该应用是 DP 转 DP 重定时器应用

此致、
Domenico

0 admin 7 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Domenyko：

DP159设计为独立的 DP++转 TMDS 重定时器/转接驱动器。 DP159具有 DP 转 DP 重定时器模式、但它需要运行 FPGA 运行代码、这对于系统中的两个 DP159是否可行？

此致、
JMMN

0 admin 7 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

JMMN、您好！
您是说在每个 DP159之前都应该有一个 FPGA 吗？

FPGA - DP159 - FPGA - DP159 -监控器

此致、
Domenico

0 admin 7 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Domenico：

DP 路径中不需要 FPGA、但需要 FPGA 通过 I2C 控制 DP159s。

此致、
JMMN

0 admin 7 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

JMMN、您好！
您是说 SDA/SCL_CTL、引脚还是 AUX 引脚配置为 I2C？
你有示例吗？
此致、
Domenico

0 admin 7 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

为了用作 DP 转 DP 重定时器、DP159必须通过 SDA_CTL 和 SCL_CTL 线路进行控制。有关更多信息、请参阅此应用手册：

0 admin 7 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

JMMN、您好！
感谢您的支持。
此致、
Domenico

接口（参考译文帖）(Read Only)