• 状态 Resolved
  • 已锁定 已锁定
  • 回复 7 回复
  • 订户 0 订户
  • 视图 589 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] XIO2001：XIO2001实施指南中&quot 的特定值；稍长&quot

admin
Guru**** 2517290 points
Other Parts Discussed in Thread: XIO2001

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1192948/xio2001-the-specific-value-of-slightly-longer-in-xio2001-implementation-guide

器件型号：XIO2001

大家好、

我们可以在 XIO2001实施指南的图3中看到下面的"稍长"描述、但您能告诉我们"稍长"的具体值是什么吗？  

> CLKOUT6的反馈时钟应略长于为下游器件提供的最长 CLK。  

此致、

北井高桥

  • 0
    TI__Guru**** 2517290 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好！

    以下是 EVM 上时钟的蚀刻长度。  我没有比"稍长"更具体的长度、但我已要求设计人员查看他们是否有任何建议。

    网络名称 蚀刻长度(mil) 曼哈顿长度(密耳) 曼哈顿百分比(mil)
    PCI_FBCLK 7464.06 4628.88 161.25
    PCI_PCLK0 4950.94 1429.98 346.22.
    PCI_PCLK1 4951.31. 2261.47 218.94.
    PCI_PCLK2 4958.32. 3061.47 161.96.

    此致、

    Nicholaus

  • 0
    TI__Guru**** 2517290 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    为了减少偏差、时钟信号边沿应与到达其他 PCI 器件的时间完全同时到达 CLK 引脚。

    在 EVM 上、FBCLK 布线比 PCLK2长5.74mil (PCI 连接器为+2500mil)。 这符合"时钟应在10密耳内彼此匹配的长度"的限制。

  • 0
    TI__Guru**** 2517290 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    大家好、Clemens、

    您能告诉我们 什么是 PCLK2 吗？

    [引用 userid="96787" URL"~/support/interface-group/interface/f/interface-forum/1192948/xio2001-the-specific-value-of-slightly-longer-in-xio2001-implementation-guide/4496750 #4496750"]为了减少偏差，时钟信号边沿应与到达其它 PCI 设备的时间完全同时到达 CLK 引脚。

    您是不是说建议将 PCLK2的长度与 CLK 和 CLKOUT6之间的长度相匹配以减少偏差？

    此致、

    北井高桥

  • 0
    TI__Guru**** 2517290 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    PCLK2只是 EVM 上 CLKOUTx 网络之一的名称。

    连接到 CLKOUTx 的所有布线都应长度匹配。

  • 0
    TI__Guru**** 2517290 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    你好、Noriyuki、

    来自设计的响应是类似的。  总 线上的所有时钟相匹配、以便它们在 PCI 2.3规范中显示的同时看起来是相同的 PCI 时钟。  请参阅第4.3和7.7.1节。

    我将仔细检查 XIO2001是否有任何特定的附加要求。

    此致、

    Nicholaus

  • 0
    TI__Guru**** 2517290 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Nicholaus、Clemens

    很抱歉,我 还不能理解。

    问题1

    [引用 userid="312549" URL"~/support/interface-group/interface/f/interface-forum/1192948/xio2001-the-specific-value-of-slightly-longer-in-xio2001-implementation-guide/4496236 #4496236"]
    网络名称 蚀刻长度(mil) 曼哈顿长度(密耳) 曼哈顿百分比(mil)
    PCI_FBCLK 7464.06 4628.88 161.25
    PCI_PCLK0 4950.94 1429.98 346.22.
    PCI_PCLK1 4951.31. 2261.47 218.94.
    PCI_PCLK2 4958.32. 3061.47 161.96.
    [/报价]

    根据 上面 EVM 上时钟的蚀刻长度 、PCI_PCLK0/1/2在10mil 内匹配。 如下所示。  PCI_FBLCK 似乎不会  遵循"稍长"的规定。 我应该如何理解这一点？

    [引用 userid="96787" URL"~/support/interface-group/interface/f/interface-forum/1192948/xio2001-the-specific-value-of-slightly-longer-in-xio2001-implementation-guide/4496750 #4496750"]这符合"时钟应在10mil 内彼此匹配的长度"的限制。

    问题2.

    用户指南提到如下。 为了澄清这一点  、您能告诉我们为下游器件提供的最长 CLK 是什么？  

    '来自 CLKOUT6的反馈时钟应略长于提供给下游器件的最长 CLK。'

    问题3.

    客户应如何设置  CLKOUT6反馈时钟的长度？ 这是一个原始问题。

    此致、

    大桥北行

  • 0
    TI__Guru**** 2517290 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    1. PCI 连接器/卡增加了2500密耳。 PCI_PCLK0/1/2的总时钟布线长度为7450.94/7451.31/7458.32密耳。

    PCI_PCLK 具有7458.32mil。

    3、采用最长的时钟走线、再加一点、但不超过10密耳。