This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN65DSI84-Q1:PLL 解锁错误

Guru**** 2540720 points
Other Parts Discussed in Thread: SN65DSI84

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/932099/sn65dsi84-q1-pll-unlock-error

器件型号:SN65DSI84-Q1
主题中讨论的其他器件:SN65DSI84

大家好 、

客户使用 SN65DSI84连接 Qualcomm 820A 和 LVDS 显示屏。 目前、发现某些机器的 SN65DSI84将报告 PLL 解锁错误。 SN65DSI84芯片复位后、PLL 解锁仍然存在(当前的软件处理机制是:检测到 IRQ 中断、然后通过 IIC 读取寄存器并连续清除错误标志位10次。 如果仍然存在错误、硬件将复位 SN65DSI84)。

经过一段时间(从几十秒到几分钟)后、PLL 解锁错误将自动消失、在 PLL 解锁错误期间、显示屏不会显示任何异常。

SN65DSI84芯片的参考时钟来自 DSI 时钟。 我不知道是什么导致 PLL 解锁错误。 DSI 时钟的抖动是否可能过大?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Amelie:

    是的、这可能是一个抖动问题、因为 PLL_UNLOCK 错误有点过于敏感。

    此外、它们是否遵循数据表中的初始化序列?

    此致、

    I.K.

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你(们)好

    感谢  您的回复。  在数据表中、REFCLK 抖动的要求小于50ps。

    如果 DSI CLK 用作 REFCLK、DSI CLK 的要求也小于50ps?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Amelie:

    这不是 DSI CLK 的要求、但是的、抖动应尽可能小、以防止 PLL_UNLOCK 的错误报告。

    请注意、这也是在初始化序列中步骤9至11是可选的原因。

    此致、

    I.K.  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 I.K:

    感谢您的回复!

     我是否可以 问     DSI CLK 抖动的要求是什么?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Amelie:

    DSI CLK 抖动尚未表征、但仿真显示带外抖动应小于160ps、以避免 PLL_UNLOCK 标志。

    此致、

    I.K.