请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
主题中讨论的其他器件：SN65LVDM050相关 案件编号：CS0253265
尊敬的 TI 支持：
在电路板上、我们使用 SN65LVDM050QDQ1器件在两个 FPGA 器件之间提供通信协议(时钟+数据)。
时钟的工作频率为100MHz (例如200Mbps)、而数据是在时钟的每个上升沿(因此为100Mbps)生成的。
我们使用的 SN65LVDM050QDQ1指示：
-支持高达500Mbps 的数据速率、
-典型通道间偏斜为0.2ns
但我们的测量结果表明：SN65LVDM050QDQ1组件在从 LVDS 侧到单端(接收)的两个通道(时钟和数据)之间产生大约1ns (至少)的通道间偏差。
我们注意到、在 SN65LVDM050器件上、接收端的运行速率可高达100Mbps、我们想知道 SN65LVDM050QDQ1器件是否也是如此、因此在使用100Mhz 时钟时、通道间偏差不能根据数据表而定。
您能否确认对于 SN65LVDM050QDQ1、在发送和接收过程中通道间偏斜均为@0.2ns？
PS：在附加的图片中、有我们进行的测量。 顶部是时钟和数据(LVDS 侧)、而下方是时钟和数据(单端侧)。
非常感谢您的参与、
BR、
Marc Ettori
