This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DS50PCI402:PCIe Gen2链路问题

Guru**** 2585275 points
Other Parts Discussed in Thread: DS50PCI402, DS80PCI102

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/930604/ds50pci402-pcie-gen2-link-issue

器件型号:DS50PCI402

尊敬的技术支持团队:

我的应用是使用带 PCI402的背板。

如果仅背板端点 RX 端上的交流耦合更改为0Ω Ω 电阻
链接现在可以正常工作。 (红圈)

如果我仅将背板电桥 RX 侧上的交流耦合更改为0Ω Ω 电阻器、
 有时会出现链接问题。 (蓝色圆圈)

如果背板长度较短、是否可以忽略 RX 侧的交流耦合?

此致、

TTD

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    是的、对于 PCIe、只需要一组交流耦合电容器。  电容器几乎始终 与驱动信号的 PCIe 发送器位于同一电路板上。  任何长度的 PCIe 链路都是如此。

    此致、

    Lee

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Lee、

    感谢你的答复。

    DS50PCI402 I 的"典型应用"附图、其中 TX 和 RX 侧都有电容器。  

    请告诉我 这一原因吗?

     

    上一篇文章说:"第二对交流耦合电容器将导致信号完整性下降"

    也许、我的连接问题似乎与此相关。

    ーーーーーーーーーーーーーーーーーーーーーーーーーーーーーー μ A

    https://e2e.ti.com/support/interface/f/138/t/352529

    此数据表图中存在与应用相关的错误。 在有源电缆(  每端有一个 DS80PCI102)中、设计人员可以自由选择互连电缆两端的组件。 在这种情况下、两个 IC 之间只需要一对交流耦合电容器。 虽然包含第二对交流耦合电容器并不一定会损坏整个系统、但第二对交流耦合电容器会导致信号完整性下降、例如较低的总串联电容和布线导致的过孔信号损耗增加、 由于电容器必须位于顶层、信号可能在中间板层传输。

    ーーーーーーーーーーーーーーーーーーーーーーーーーーーーーー μ A

    此致、

    TTD

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    应更改数据表图形。  PCB 组件上的 Tx 引脚上。  该惯例允许 PCIe 兼容板连接在一起并始终进行交流耦合。

    此致、

    Lee