This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN65HVD37:关于布局指南

Guru**** 633105 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1200444/sn65hvd37-about-layout-guideline

器件型号:SN65HVD37

你(们)好。

我的客户正在设计 SN65HVD37DR 的布局。

我想他们必须关注以下问题:

  • 分别用于接收端 A、B 和发送端 Y、Z 的平行/等长接线。
  • 接收器 A、B 和发送器 Y、Z 不应太近。 因此、确保爬电距离至少为线宽的两倍。
  • 可以分别将接收器 A、B 和发送 Y 和 Z 设置为 L/S = 0.15mm/0.15mm。
  • 对于 MCU 连接侧 R、D、爬电距离应至少固定为线宽的两倍、并且不建议使用长度相同的接线。

布局指南中是否有其他提示可减少半剂量?

如果有一些配套资料解释了此器件布局的一些提示、则会有所帮助。

此致、

Ohashi

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Ohashi-San、

    您现在得到的提示看起来不错。 我还有一些指导原则可帮助设计该系统。

    A/B 和 Y/Z 应以差分方式耦合-即 A 和 B 之间的间隔应保持恒定-如果它们确实需要增加或减小它们之间的距离、则增加/减少应该是对称的、以保持线长相等并帮助减少噪声。 应对 Y/Z 应用相同的过程

    2.布线特性阻抗、电缆特性阻抗(如果使用布线)和总线终端应大致相等-通常建议为120欧姆-不匹配会导致反射。  

    如果总线上存在2个以上的器件、则首选拓扑为菊花链或带有接线盒的 Spine、如下所示、以及3种不可取的拓扑:

    如果存在2个以上的节点、则残桩长度(与主差分总线和非终端节点的偏差)需要遵循以下准则(分别显示了菊花链和接线盒的残桩距离):

    因此、对于该器件、当使用最小转换时间(3ns)并假设 v = 0.7时、最大存根长度为~63mm、之后您可以开始看到系统中的明显反射。 但是、通常情况下、当使用典型转换时间(6ns)时、您会将其加倍-但这样做有风险。  

    由于该器件具有更快的速度、菊花链是减少反射问题的首选方法、这会导致潜在的噪声问题。

    5.接地平面可能会成为此电路的嘈杂区域-因此有一些一般建议是降低接地环路电流和降低噪声-这不适用于每个系统,但仍是一般建议。

    (显示的是半双工设备-但全双工设备也是如此)  

    对于该器件、我们没有任何特定的布局指南配套资料、较新器件通常在其数据表中提供、但该器件不提供、但如果客户希望 TI 进行审查、我将非常乐意查看布局。  

    如果您有任何其他问题、请告诉我!

    最棒的

    Parker Dodson