[参考译文] DP83TG720R-Q1：DP83TG720R-Q1

admin

Guru**** 2037690 points

Other Parts Discussed in Thread: DP83TG720R-Q1

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

器件型号：DP83TG720R-Q1

在 DP83TG720R-Q1数据表中，它定义了以下复位时序：

我们有以下问题：

a) VDD 是否包含图中 VDDA VDDIO VDD1P0的所有电源？

b) VDDA VDDIO VDD1P0电源 PHY IC 的哪个模块？如果 VDDA 和 VDDIO 先出现、VDD1P0稍后出现、或者 MCU 复位导致 VDD1P0电压降低然后升高、这将对以太网通信的建立产生影响？

c)自举锁存的具体功能是什么？它是否通过 STEL_1引脚(PHY IC 的第14引脚)进行控制？

d)如果 DP83TG720第一次初始化失败，PHY 芯片是否可以再次支持重试初始化？如果是、当再次重试时如何配置它？

e)在上电时序期间、是否也需要通过 MCU SW 配置硬件 RESET_N 引脚、方法与复位时序相同？

0 admin 2 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Zhang：

图中 VDD 是否包含 VDDA VDDIO VDD1P0的所有电源？

可以

/b) VDDA VDDIO VDD1P0电源 PHY IC 的哪个模块？如果 VDDA 和 VDDIO 先出现、VDD1P0则晚出现、或者 MCU 复位导致 VDD1P0电压降低然后升高、这将对以太网通信的建立产生影响？

只要您遵循第7.6节中的"时序要求"要求、它们就可以按任何顺序出现。请注意、除非所有电源轨都已上电、否则 PHY 将无法工作。

c)引导锁存器的具体功能是什么？它是否通过 STEL_1引脚(PHY IC 的第14引脚)进行控制？

中的自举锁存会使 PHY 设置为什么自举。 STRP_1用于搭接 PHY 地址(PHY_AD)、它是用于调整自举模式的引脚之一

要了解有关自举的更多信息、请阅读数据表中的第8.5.1节"自举配置"、或观看有关自举： https://www.ti.com/video/series/ti-precision-labs-ethernet.html 的该视频

d)如果 DP83TG720第一次初始化失败，PHY 芯片是否可以再次支持重试初始化？如果是，当重试时如何配置它？

初始化失败是什么意思？初始化失败表示系统中存在某些问题、我们的 PHY 应该不会发生该问题。

e)在上电时序期间、硬件 RESET_N 引脚是否也需要由 MCU SW 进行配置、方式与复位时序相同？

上电期间 RESET 应为高电平。

此致、

Melissa

接口（参考译文帖）(Read Only)