请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：DS125DF111 您好！
我们遇到了各种 BER 问题、即我们针对 SFP 链路使用重定时器。 此 SFP 模块连接到重定时器、并且从重定时器连接到 FPGA。
由于重定时器的 CDR 锁定和抖动等特性、CTLE 和 DFE 适配也是在 FPGA 上完成的、因此我们正在探索简单地绕过重定时器的选项、以便来自 SFP 的数据能够完整地到达 FPGA。
若要对重定时器应用旁路配置、似乎必须手动设置 CTLE 的一些 DFE 权重和增益。 因此、我们需要支持来确定 BYPASS 配置。
此致！
Mohammadreza Nakhkash
