[参考译文] DP83640：软件尚未运行时的链路和活动 LED 状态

你好， 林希尔曼：

感谢您的答复。  

我不确定我是否完全理解您的问题，当您将以太网电缆插入 PC 后，在对 FPGA 上的任何内容进行编程之前，您是否看到 LED 链路已接通？

可以。 情况正是如此。  

之后、我们刚刚意识到由于在电路板上上上上拉 RESET_N 输入、PHY 在上电时未处于复位状态。 在使用板上的下拉 电阻更改 RESET_N 输入后、我们使 PHY 在上电时保持复位状态。 现在、如果 FPGA 尚未按预期进行编程、则当我们插入电缆时、链路和活动 LED 未亮起。   

但现在、在我们对 FPGA 进行编程并仅发布 (意味着驱动为高电平)之后、通过软件更改 PHY 的 RESET_IN 输入后、"Link & Activity (链接和活动)"再次亮起(当然是电缆插入)。  我们还没有通过 MDIO 接口访问和配置 PHY、或者任何软件仍然不起作用。 我们只是将 RESET_IN 输入驱动为高电平。  

为了了解该软件尚未运行时产生该流量的原因、我们通过添加 ILA 调试内核捕获了 PHY 和 FPGA 之间的 MII 接口。  在 RESET_IN 释放后不久(大约400us 后)、我们看到 PHY 开始驱动 RX_DV (接收数据有效)高电平、并向 FPGA 发送随机大小的帧。 原因是存在这个随机大小的帧。 我们不解释为何 PHY 在释放 RESET_IN 后才会向 MII 接口上的 FPGA 发送该随机数据、即使尚未从 MDIO 接口配置 PHY 并且任何应用软件尚未运行也是如此。  谁可能会生成这些随机数据？ 是 PHY 本身还是 LAN 中的另一个节点？

此致、

大家好、Doner：

我想问一下您要尝试执行什么应用程序吗？ 方框图会有所帮助。

• RX_DV 驱动为高电平很可能是通过自举来实现的成本、这在数据表第5.5节中介绍。
• 每次上电和复位时、MII 通信之间都会有活动。

--

此致、

林希尔曼

您好！

这是一个 EtherCAT 应用。 我对电路板上的 EtherCAT 主器件使用 DP83640 PHY。 如何尝试与 EtherCAT 从站通信。 我们只需在 PHY 和 FPGA 之间的 MII 接口上添加 ILA 内核。 我们观察到以下情况：  

请注意、我们没有通过 MDIO 配置 PHY。 PHY 默认采用上电配置工作。  

• 主侧电缆已拔出。 在释放 PHY 的 RESET_IN 输入后、我们在 MII 的 RX_Data 线路上没有看到任何随机数据。  
• 主端电缆已插好、但从端未插好。  在释放 PHY 的 RESET_IN 输入后、我们没有看到任何随机数据。  
• 主端电缆插入、从端电缆插入。 主器件和从器件现在相互连接。  在我们释放 PHY 的 RESET_IN 输入(我们没有通过 MDIO 配置 PHY、我们使用 PHY 作为其默认上电设置)后、我们在 MII 的 RX_Data 线路上看到了一些随机数据。 所有数据通常从0x55开始(有时从0x5555开始)、最后以0x55结束(有时从非 X55开始)。 尺寸不是标准尺寸。 有多种不同大小的帧。 RX_DV 驱动为高电平、有时甚至会在以后驱动为低电平。 不是每次都很高  

这些随机数据的原因是什么？ 实际上、这些随机数据损坏了我们的 EtherCAT 线路。  

此致、

大家好、Doner：

如果可能、您可以绘制一个方框图来进行更详细的说明吗？

如果我的理解正确、则似乎有一些来自 EtherCAT 的从端的信号显示 DP83640正在拾取信号。 我想问一下您在从端使用的 PHY 是什么？

您的 EtherCAT 应用是否使用一个主站和一个从站或菊花链？

--

谢谢！

林希尔曼

你好， 林希尔曼：

请查看随附的设置图。  

我不知道从器件内部使用了什么 PHY。 我们有一个主设备和以下从设备。 但请注意、我们尚未开始主功能。 在此之前、为了确保 EtherCAT 总线稳定并具有有效的物理连接、我们首先定期发送一些帧、并期望将这些帧接收回相同的帧。 在测试开始时、刚好在释放 PHY 的复位后、在我们发送这些周期性帧之前、我们刚刚快速接收到这些随机字节。 在 TX_EN 之前 RX_Data 有效线路变为高电平。 这样、我们在建立链路后立即收到了内容。 它们是随机字节、甚至不是标准以太网帧。 它们有各种大小、有时大约为18字节、有时为200字节。  

电路板上的连接器不是 RJ-45。 即板对板连接器。  

此致

您好！

我和希尔曼一起工作。 由于 TI 正值星期五/复活节假期、他将能够继续此次讨论、下周开始。

此致、

Gerome.