[参考译文] DS90UH941AS-Q1：941AS+928Q 的图形初始化参数和上电时序控制

尊敬的 Amy：

1.) 941AS 配备了两个不同的 PatGen 模块、因此您应该能够生成两个不同的图形。 是否使用 ALP？ 如果正在使用 ALP、941AS 配置文件下的图形发生器部分应在底部具有"PatGen Select"选项。 使用该工具、您应该能够在发送的两种不同图形之间进行切换、并验证输出和屏幕是否正常工作。

2和3。) 你说初始化参数是什么意思？ 您是否意味着在启动时启用分离器模式、PatGen 和寄存器值？ 或者您是指在上电序列期间确保正确的上电时序、以确保器件正常工作？  

此外、您能否提供有关客户设置的更多信息？ 例如活动视频分辨率、PCLK 速率和 DSI 时钟速率、以及正在使用的 DSI 模式。 我会很感激的!

谢谢。

Ryan

您好、Ryan、

感谢您的支持。

我从客户那里得到如下反馈：

初始化参数是指 941AS/928Q 输出测试图形的寄存器配置。  我 向我的客户推荐了 snla132g.pdf 文档。 客户请参考文档中的说明、  按如下所示设置928Q 模式寄存器相关参数。
但面板不显示任何内容、时序符合面板的要求、均使用928Q 内部 CLK、请帮助确认0x64/0x65/0x39寄存器是否设置正确。 除了以下内容外、是否还需要对任何其他寄存器进行编程、例如0x01中的复位控制等？

尊敬的 Amy：

我将查看这些数据、并了解我们如何将这些设置复制到我们身边的测试中、看看我们是否可以复制这些设置并解决问题。 我会尽量在一周结束前给您一个答案、最晚是2/3。

如果出现任何其他信息或问题、请随时告诉我。

谢谢。

Ryan

您好、Ryan、

感谢您的答复。  以下 是 该客户的跟进问题、请提供您的评论。

我已确认928Q VDD33/VDDIO 和其他电源具有3.3V、RTERM = 100Ω Ω、请帮助确认以下引脚设计是否正确、MODE_SEL 对应于 R4 = 1.354V R6 = 2.046V、是否有问题？

根据我当前的使用场景：每个928Q 只有一个 LVDS 面板亮起、并且没有音频传输要求、MODE_SEL 应配置为以下哪组？

完全复制 snla132g.pdf 文档这组初始化参数、只需修改相应的内部200m 以进行160M 计算 PCLK (928Q 内置时钟源为160M)、根据下面屏幕截图中的参数设置其他、不要连接 LVDS 屏幕、 测量 LVDS 输出、 LVDS CLK/DATA 通道仅为高电平和低电平变化、LVDS 信号波形不可用。

尊敬的 Amy：

应根据系统所需的内容、I.E HDCP、向后兼容性、LCBL 模式和 I2S_Surround 音频设置来选择 MODE_Sel。 根据所需内容、他们还应确保电阻器遵循该设置的指示比率。 从现在的设置来看、它们似乎要设置9。 如果未使用 HDCP、并且没有音频要求、则我认为设置2可以正常工作。 但同样、这取决于客户配置。

对于 PatGen 代码、Patgen 是从解串器还是串行器运行？ 代码中使用的地址使我相信解串器、但如果不是这样、请记住928 PatGen 专用部分将不是必需的。 此外、什么用于执行脚本？ ALP 或单独的 I2C GUI？

应用手册中所述的设置适用于800X480图像、只要显示屏不会出现这方面的问题、应用手册中所述的脚本就应该可以使用。 如果看到 LOCK 引脚变为高电平、则应指示应启用 PatGen 和输出。 如果可能、监控 LOCK 引脚的输出并验证它是否被驱动为高电平且没有更改。

谢谢。

Ryan

尊敬的 Ryan，ñ a

思考您的答案

1、PatGen 代码从解串器(DS90UB928Q)运行,我执行了脚本使用 单独的 I2C 主机器件,而不使用 ALP。 LOCK 引脚为高电平、但 TxCLKOUT/TxOUT 引脚 没有 LVDS 信号输出。  

2、将 0x09写入 928Q 的 reg (0x1D)）0x1E（ 作为 Blow、但 GPIO0/GPIO1无法输出高电平、

  I2C_Write (0x2C、0x1D、0x09、I2C_FMT_A8D8)；//GPIO0输出高电平

  I2C_Write (0x2C、0x1E、0x09、I2C_FMT_A8D8)；//GPIO1输出高电平

  我已经读取 reg (0x1D)（0x1E）并 确认0x09具有不成功的写入。

3、您能帮我检查一下 928Q 的烧断示意图吗？

尊敬的 Gene 和 Amy：

首先、是在本地写入和读取928Q、还是通过941AS 远程读取928Q？

接下来、仔细检查所有被写入的寄存器实际上是否更改了它们的值、并读取0x00寄存器以查看器件 ID 是什么。

另外、如果您还可以提供941AS 原理图、我将不胜感激。 我将继续查看928原理图、但到目前为止我没有看到任何问题。

我担心的一件事是器件 ID。 请确保每个串行器和解串器都具有通过 IDX 引脚分配给它们的唯一 ID。 具有相同 ID 的多个器件可能会导致寄存器的读取和写入出现问题。

从我在命令中可以看出、它们似乎应该对输出产生影响、因此它们不会产生影响很奇怪。 我想看看我们以前是否见过这样的事。

谢谢。

Ryan

尊敬的 Ryan

在本地写入和读取1、928Q、I2C 7位器件 ID 为0x2C、我使用了不同的 I2C 主器件来控制928Q 和941AS。

2、928Q reg (0x00)=0x58、所有直接寄存器值转储作为 Blow：

3、941AS-Q  原理图作为熔断、I2C 7位器件 ID 0x0C：

尊敬的 Gene：

谢谢、我很感激。 我将查看此信息、并尽量获得有关我们最晚可在下周初确定的问题的答案。

谢谢。

Ryan

尊敬的 Gene：

941-AS 的原理图看起来也不错、但我想确认是否使用了 STP、而不是同轴电缆。

对于928原理图、我确实注意到 Vddio 和 Vdd3v3引脚具有接地端、我只想确认电源已正确连接、这些只是原理图中的错误。

我还注意到、使用928上的 Mode_Sel、Mode_Sel 电压为1.98、这并不是特定电平的电压。 如果可能、请使用表中指示的电阻器以确保电压电平正确。

有了这个寄存器转储、是在更改 GPIO 寄存器的值之前还是之后？

您是否尝试过使用不同的928或不同的串行器复制此问题？  

我将努力在内部与团队保持一致、看看其他人是否对此问题有任何看法、 此外、我还尝试自行进行设置、看看我们是否可以使用 EVM 复制此示例、然后我就会了解是否可以解决任何问题。

谢谢。

Ryan

尊敬的 Ryan：

感谢您的答复。

1、我已确认941AS 连接928所用的 STP。

2、VDDIO/VDD33 = 3.368V，它们未接地，VDDIO/VDD33   引脚和群组之间有一个4.7uF 的容量。

3、I change 电阻器 R3 = 124kΩ Ω、R4 = 210kΩ，Ω VR4 = 2.112V，VR4/VDD33 = 0.627、MODE_SEL 为 No.9、仍没有 LVDS 信号输出。

4、更改 GPIO 寄存器的值后、此寄存器转储

5、我们已经尝试了2件928Q PCBA，它们是一样的。  

尊敬的 Gene：

4、更改 GPIO 寄存器值后的此寄存器转储

如果是这种情况、那么我不会看到对 GPIO 寄存器0x1D 和0x1E 进行了任何更改。 GPIO 0和1看起来都处于未激活状态且尚未写入。 您是否可以通过再次写入这些 GPIO 寄存器、再次转储或读取这些寄存器来确认这是否一致？

是否可以发送视频时序和属性？ 我需要他们支持 PatGen。

谢谢。

Ryan

尊敬的 Ryan：

 上面的转储寄存器图片不被设定  0x1D，0x1E 寄存器。

所有 寄存器将代码和转储值设置为 Blow：

尊敬的 Ryan：

在将 MODE_SEL = No.0  更改为高电平后、OSS_SEL 更改为高电平、

我将 0x09写入 928Q 的 reg (0x1D)（0x1E） 作为 Blow、但 GPIO0/GPIO1可以输出高电平、并将 0x01写入 928Q 的 reg (0x1D)（0x1E） 作为 Blow、但 GPIO0/GPIO1可以输出低电平、但尚未有 LVDS 信号输出。

尊敬的 Gene：

因此、为了确认、在切换到模式1而不是模式9后、您能够看到来自 GPIO 的高/低信号是否符合预期？

这是合理的、因为在模式9中启用的向后兼容模式禁用了许多功能、包括双向 GPIO。

您还将 OSS_SEL 切换为高电平了吗？ 这也应该很好。

如果可能、您能否安装 ALP、看看您是否可以将其与928搭配使用、以在928上启用 PatGen、并查看您是否具有相同的结果？ 就我而言、我使用 PatGen 功能通过 ALP 连接了一个941AS-EVM 和928EVM、并可以看到来自 TxOUT 引脚的输出。

谢谢。

Ryan

您好、Ryan、

我没有 USB2ANY 器件来将我的板连接到 ALP PC 工具、您能否 提供 我以前使用的寄存器参数941AS 和928Q？

我找到了   DS90UB928QEVM 用户指南(ti.com.cn),you可以将寄存器保存到一个文件中、可以将您的测试寄存器参数保存到我身上？

您能否为我绘制一张图片来显示 S1/S4/S5 (PDB/LFMODE/MAPSEL/BISTEN/OE/BISTC/OSS_SEL/MODE_SEL) 状态、

我想改变我的板和 EVM 一样,并使用 您使用的寄存器参数.

尊敬的 Gene：

下面的一些图片展示了我们的 EVM 设置以及 ALP 的寄存器转储。

e2e.ti.com/.../2_5F00_17_5F00_928EVM_5F00_RegisterSave.txt

我还在启用 OEN、OSS_SEL 和 OE/OSS_SEL 覆盖的情况下进行了测试、但仍然能够查看 TxOut 通道中的活动。

请告诉我您是否能够看到类似的结果！

另外，由于是国庆节，预计将于下周一(2月20日)进行，因此，有可能会推迟到2月21日进行答复。

谢谢。

Ryan

您好、Ryan、

它也没有 LVDS 信号输出。

哪个选择正确、OE/OSS_SEL 状态如下所示：

寄存器(0x02)为0x00、 LVCMOS 输出是禁用的？

尊敬的 Gene：

OEN 会影响 LVCMOS 输出是否启用。 当为低电平时、LVDS 应作为主输出。

OSS_SEL 控制当 LOCK 为低电平时器件的输出。

如果此器件的预期输出是 LVDS、那么我不认为 OEN 或 OSS_SEL 的设置很重要、但我会内部询问是否有人提供任何自相矛盾的信息。

我需要尝试的一件事是两行脚本。 使用这两行,我能够启用 patgen,所以我想看看是否有可能在你身边,这里有两行:

board.WriteI2C (0x58、0x64、0x64)

board.WriteI2C (0x58、0x65、0x04)

如果您可以调整这些引脚以适用于您的 I2C 并进行尝试、请查看 TxOUT 引脚是否保持在1.2V 或变化、我会很感激。 同时、我还将确认 OEN 或 OSS_SEL 的设置对于 LVDS 是否很重要。

谢谢。

Ryan

尊敬的 Ryan：

TxOUT 引脚保持在1.2V，

...

尊敬的 Gene：

嗯、奇数。 我继续尝试了可以在应用手册中找到的脚本、但我确实注意到其中有一个可能影响性能的问题。 在脚本末尾、它指示将0x03写入寄存器0x65以启用具有内部时序的 patgen。 但是、将0x03写入此寄存器将不会启用内部时序、您实际上必须将0x07写入它。 我更新了 Amy 在该线程顶部发送的脚本来反映这一点： e2e.ti.com/.../928TestScript.txt

在做出这一改变后,我运行了脚本在我的一侧,并可以看到 patgen 来自928。

我想请您尝试一下、看看您是否注意到任何东西、如果不注意、可能会存在向间接寄存器发送 I2C 命令的方式问题、或者测试过程中可能存在其他问题。

谢谢。

Ryan

尊敬的 Ryan：

谢谢,我没有新的信息同步给你,我会要求一个当地的朋友谁移植成功928Q 帮助我首先检查.

当我收到新消息时，我会及时与您同步。

尊敬的 Gene：

好的、听起来不错。 是的,当你有更多的信息时,让我知道你在这里从你的当地朋友。

谢谢。

Ryan

尊敬的 Ryan：

我 从朋友那里借用了928Q 和947Q 板,同样的寄存器表也不能在面板上显示模式,但他的947Q 可以发送模式信号到928Q 板, 928Q 后的面板可以显示模式成功。 974Q 和928Q 与 STP，连接、所以我尝试使用941AS-Q 将模式信号发送到良好的928Q 板、但也出现了故障。 您有任何 建议吗？

我读取了所有状态寄存器为 Blow、

 GENERAL_STS (0x0C)寄存器显示"未检测到电缆链路"

STS (0xC4)寄存器显示"RX_INT 未激活"

I2C_READ GENERAL_STS：0x00

I2C_READ TX_MODE_STS：0x8B

I2C_READ BCC_STATUS：0x00

I2C_READ STS：0x40

I2C_READ DPHY_STATUS：0x1F

I2C_READ DPHY_DLANE0_ERR：0x00

I2C_READ DPHY_DLANE1_ERR：0x00

I2C_READ DPHY_DLANE2_ERR：0x00

I2C_READ DPHY_DLANE3_ERR：0x00

I2C_READ DPHY_ERR_CLK_LANE：0x00

I2C_READ DPHY_SYNC_STS：0x00

I2C_READ DSI_ERR_CFG_0：0xFF

I2C_READ DSI_ERR_CFG_1：0x7F

I2C_READ DSI_STATUS：0x00

I2C_READ DSI_ERR_COUNT：0x00

I2C_READ DSI_VC_DTYPE：0x00

I2C_READ DSI_ERR_RPT_0：0x00

I2C_READ DSI_ERR_RPT_1：0x00

I2C_READ DSI_ERR_RPT_2：0x00

尊敬的 Gene：

通过 GENERAL_STS 寄存器、似乎941AS 无法连接到928。 由于947看起来是可行的、我想说这听起来像是一个硬件问题。

再次检查是否 未违反上电序列、是否存在引脚连续性以及是否没有开路电容。

谢谢。

Ryan

尊敬的 Ryan：

我检查了硬件、 没有发现任何错误。941AS-Q 的 DOUT0_P/N 有串行信号输出、

 GENERAL_STS (0x0C)寄存器显示 当我使用 DSI CLK 时 PCLK_DETECT 为活动状态、但 LINK_DETECT 也为0。

STS (0xC4)寄存器显示"RX_INT not active"、STS 的右侧值为"0x28"？

RX_INT 运行需要下拉928Q？的 INTB_IN 引脚

I2C_READ GENERAL_STS：0x04

I2C_READ TX_MODE_STS：0x8B

I2C_READ BCC_STATUS：0x00

I2C_READ STS：0x40

I2C_READ DPHY_STATUS：0x1F

I2C_READ DPHY_DLANE0_ERR：0x00

I2C_READ DPHY_DLANE1_ERR：0x00

I2C_READ DPHY_DLANE2_ERR：0x00

I2C_READ DPHY_DLANE3_ERR：0x00

I2C_READ DPHY_ERR_CLK_LANE：0x00

I2C_READ DPHY_SYNC_STS：0x00

I2C_READ DSI_STATUS：0x00

I2C_READ DSI_ERR_COUNT：0x00

I2C_READ DSI_VC_DTYPE：0x00

I2C_READ DSI_ERR_RPT_0：0x00

I2C_READ DSI_ERR_RPT_1：0x00

I2C_READ DSI_ERR_RPT_2：0x00

尊敬的 Gene：

您是否也检查了 两个928s 的硬件？

是的、STS 寄存器的值应为0x28。 在941AS 上、STS 寄存器的 RX_INT 位用于指示所连接解串器的 INTB_IN 引脚何时处于活动状态、而无需处于活动状态即可实现功能。

我注意到的一点是、在查看 TX_MODE_STS 寄存器值的值后、读数 为8B、即使查看原理图时、读数也应该为8F。 我只想确认一下、您是否调整了 MODE_SEL0的电阻器以禁用941AS 上的分离器模式？

对于 MODE_SEL1、941AS 使用的是哪种设置？ 时钟是启用还是禁用？

你还有你的朋友947和928板吗? 如果是、您能否比较这些相同的寄存器、看看 STS 和 GENERAL_STS 是否看到了链接并通过其寄存器位指示它？

良好的928Q 板的原理图是否相似？ 有可能发送吗？

谢谢。

Ryan

尊敬的 Ryan：

1、当连接到947板, 928板是好的,改变 STP 连接从941板,无法显示任何东西。

->是的。我更改了 MODE_SEL0 =模式3、MODE_SEL1 =模式0、因此 TX_MODE_STS = 0x8B 正确。 启用时钟

2、 内部 clk，GENERAL_STS (0x0C)寄存器中的寄存器(0x56)设置为0x02 ，显示 PCLK_DETECT 处于活动状态，与 DSI clk 相同。但电缆链路也失败、并且928Q LOCK PIN 无法上拉。

我检查了7个链路故障案例、没有发现任何问题

3、INTB PIN 对于色条输出不重要？它仅用于客户功能？

我 已经比较了寄存器与我朋友的928Q 板，和我的一样,但他的板 MCU 将下拉 INTB_IN ,我的板没有做到。 他的板没有打开调试口给我,所以我无法得到寄存器的实时值.  我不知道 什么时候 应该在   i2c 初始化之后或 i2c 初始化之前下拉928Q 的 INTB_IN 和941AS 的 INTB_IN？  必须设置寄存器0xC6[5]= 1和0xC6[0]= 1？  

4、  928Q 板的原理图是烧断的、我不是 947板的原理图  

e2e.ti.com/.../BU928.pdf

尊敬的 Gene：

1.)  是否可以监控 CLK (REFCLK、DSIx_CLK)引脚并验证 PCLK 以及 DSI 时钟是连续还是不连续？ 由于 MODE_SEL1中的 CLOCK 设置为1、因此 DSI 时钟必须是连续的。

2.)如果可能、您是否可以从941的 DOUT 引脚到928的 Rin 引脚进行连通性检查、以确认该信号实际上是使其从941的输出一直到928的输入。 您可以探测多个点、例如 LC 滤波器或电容、以确保信号正常工作。 此外、检查信号的极性、确保+为+、-为-。

3.) INTB 引脚用于指示 SER 或 DES 端何时发生中断。 该引脚通常连接到 GPIO、该 GPIO 将通知器件是否检测到 bee 中断。 然后、它将接收该中断并将其中继到任何连接的串行器。 无需将其下拉。 寄存器0xC6 用于帮助指示是否与下游接收器建立了连接。 因此、如果您愿意、 根据941AS 是否检测到锁定或甚至检测到下游接收器、您可以使用 CFG[1](0xC2)来发生中断位。

4.) 我看了看原理图、没有看到任何重大差异、我会继续仔细检查、但到目前为止没有看到任何差异。

谢谢。

Ryan

尊敬的 Ryan：

1、My MIPI DSI CLK 输出是 连续的

2、我们检查了941到928的 DOUT 引脚 是右连的。  

尊敬的 Gene：

您能解释一下"正确连接"的含义吗？ 您的意思是、在探测时、信号成功通过连接传输并显示在928的 IN 引脚上、正确吗？  

您手头有任何941AS 或928 EVM 吗？ 如果是、您能否测试用其中一个器件代替另一个器件进行测试、例如使用您的928进行941EVM？ 使用这些 EVM 进行测试有助于说明问题所在、是电路板设计、软件还是其他方面？

谢谢。

Ryan

尊敬的 Ryan：

我测试了928Q Rin+/-和 LOCK PIN，的信号比较了我朋友的947板 和我的941板 输出信号,使用相同的928Q DES 板。

941到928的 DOUT 引脚连接正确、 当使用 STP 连接941电路板时、928Q Rin+/-可以接收到信号。

信号绿色：锁定 PIN

信号黄色：RIN+/- PIN， 使用差分探头的示波器

我的朋友947+928可以测试锁定 PIN 是高,但我的941+928测试锁定 PIN 总是低.

我发现当锁定引脚高时、RIN+/- 电压峰值大于解锁状态、但我的941+928锁定状态具有太短的闪存。

尊敬的 Gene：

但我的941+928锁定状态太短的闪存

所以941和928之间的锁不能维持足够长的时间来获得它的适当的图片吗? 是否可以 使用与您朋友的 OScope 图片相同的时间刻度来拍摄 OScope 上的941+928设置的照片以便直接进行比较？

您手头是否有941AS 或928个 EVM？

同样、是否可以使用 EVM 尝试这样做、看看这些问题是否仍然存在？

谢谢。

Ryan

尊敬的 Ryan，ñ a

 为您提供帮助,我在941AS+928Q 板上有指示灯,根本情况是 DOUT+/DOUT-连接错误,交换941 DOUT+/DOUT-  PIN 后,面板可以显示色条和视频预览。

 下周我会调试一个 DSI 输入左/右3D 格式,你有没有设置演示寄存器?

尊敬的 Gene：

 数据表的第8.4.4.1节应详细说明为了左/右3D 格式而更改的寄存器。

如果还出现任何问题、请告诉我！

谢谢。

Ryan