[参考译文] LM8335：GPO 引脚控制和逻辑高/低电平输出电流

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1201405/lm8335-gpo-pin-control-and-logic-high-low-level-output-current

以下是客户提出的问题。 请查看并回答每个问题。 这个将用于 JIG。

1. 通过 GPO_OUT_HIGH_CFG 控制 GPO 引脚

我想使用 GPO 引脚的方法是在运行期间在3种状态之间切换：缓冲低(灌电流)、缓冲高电平(拉电流)和高阻态(低或高电平)。

具体来说、CFG=VDD、在初始化完成之后(在数据表图 8流程)、我们正在考虑通过重复 GPO_OUT_DATA 写入→GPO_OUT_HIGH_CFG 重写→GPO_OUT_DATA 写入……来使用它。

数据表图 9未描述操作开始后重写 GPO_OUT_HIGH_CFG 的流程、并假设 GPO_OUT_HIGH_CFG 仅在初始化期间使用。

是否可以如上所述使用它？

2. 逻辑高/低电平输出电流范围

至于逻辑高/低电平输出电流的值、例如、当 VDDIO=1.8V 时、4mA 或更高的拉电流/灌电流行为是否会偏离保证的 VOH 和 VOL 范围？

另外、当 VIO = VDD = VDDIO = 1.8V 时、我想知道 GPO 引脚在完全缓冲区中的阻抗(约100Ω Ω 等)。