请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：DS92LV18 我要搜索有关 DS92LV18的澄清说明。
在本应用中、TCLK 和 REFCLK = 20MHz、由大约100MHz 的 FPGA 时钟生成。
预期占空比将为60%或40%、且具有相当强的精度(通过计数器3个周期 H 和2 L 生成、反之亦然)。
这些占空比值是数据表上报告的限值、它们对 EVM 上的器件进行了测试、没有任何问题、但需要进一步确认、看看实际电路板中是否会出现一些锁定问题或故障。
请告诉我、如果在您的身边出现了什么问题。
提前感谢
Matteo
