[参考译文] SN65DSI86-Q1：DSI 通道错误0xF6-Bit6

您好！

地址0xF6报告与 DSI 转 DP 视频时序相关的错误。 通常、当编程到 DSI86中的视频时序与在 DSI 接口上接收到的时序不匹配时、会在这些寄存器中设置错误。 位于0x20到0x3A 之间的 DSI86视频寄存器一定要与 DSI 源使用的视频时序相匹配。 DSI86将根据编程到这些寄存器中的值推算 DP 时序。

您要在哪些数据速率之间切换？

是否在这三种不同的配置之间配置 DSI86寄存器？

您如何配置寄存器？ 如果尚未使用、请使用 https://e2e.ti.com/support/interface-group/interface/f/interface-forum/945404/faq-sn65dsi86-how-do-i-programming-the-sn65dsi86-registers。

谢谢。

察赫

感谢您发送编修。

并且、解决了问题。
这是由设置差异导致的。

还有一个问题。
是否有寄存器(如计数器)可以确认 DP 通道是否成功通过视频流？

你好。 谢谢信息、我了解如何检查0xF0-F8寄存器。

SN65DSI86输出连接到 DP 接收器器件、而非显示面板。
0xF0-F8内的错误寄存器全部清零、并且完成了 DP 训练并被连接、但是、 DP 接收器不能识别 MSA。

寄存器0x20-0x3A 已针对视频数据流正确设置。 (请参阅数据表中的8.4.4.6)

我尝试了8位模式下的3种不同设置、得到了相同的结果。

 0x56 = 0x20、0x57 = 0x00 (RGB 未指定颜色空间)

 0x56 = 0x28、0x57 = 0x00 (CEA RGB)

 0x56 = 0x38、0x57 = 0x00 (Adobe RGB)

是否需要任何其他设置？

感谢您的帮助。

正如您所指出的、接收器设备不支持 ASSR。

将其设置为 NO ASSR 即可正常工作。

还有更多问题。

I2C 接口是否需要等待时间？

 例如，在 EN=1之后... 在 PLL 锁定之后…  在 DP 车道连接之前和之后…

在我的系统中、FPGA 通过 I2C 接口设置 SN65DSI86。

当 EN=1时、FPGA 将继续写入、直到完成设置。 (无读取操作。)

写入访问间隔为10ms、但大部分时间 DP 信道训练失败。 它有时可能会成功。

手动写的很好100%、所以我怀疑一个时间限制。

谢谢。

你好。
是的、我已经正确地将 TEST2引脚上拉至 VCCIO。(并且我已检查 TEST2引脚电平是否为"高电平"。)
我了解了如何禁用 ASSR 模式、并参考了下面设置文件中的"Script_NoASSR"表单。

e2e.ti.com/.../faq-sn65dsi86-how-do-i-programming-the-sn65dsi86-registers

正如我在之前的回复中所写的,
即使设置内容相同、
从 FPGA 手动输入和连续写入的结果存在差异。

我不明白为什么两种写入方法之间的差异会导致结果的差异。

你认为我应该检查什么？

谢谢。

你好。

我很抱歉。
这是一个简单的错误。
我本打算采用相同的设置、但有不同之处。

问题结束了。
感谢您的回复、以解决一些问题。