请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：DP83825I 您好！
我的客户使用 DP83825I 构建了原型、并正在评估该电路板。
然后他们希望确认一件事。
DP83825I XI 输入由板上的 FPGA 生成的外部25MHz 时钟计时。
上电后、在 FPGA 开始输出25MHz 时钟之前、它们可以在 XI 输入引脚上看到大约1.0V。
上电和 FPGA 时钟输出开始计时之间的时间大约为40毫秒。 这意味着 XI 输入在上电后的40ms 内悬空、他们可以在引脚上看到大约1.0V。
在移除 FPGA 时、他们可以看到相同的1.0V。
他们只是想确认这种情况是否没问题、在大约40毫秒的时间内看到 XI 输入引脚上的电压约为1.0V。
没问题吧？ 或者、它们需要添加一个外部上拉或下拉或其他什么端接吗？
此致、
奥巴
