[参考译文] DP83TG720R-Q1：RGMII 时序图

大家好、Dharaneshwar、

1.由于 VOH (min)大于或等于 VIH (min)、因此不是问题。 实际电流将接近于零、因此高电压将接近于 VDDIO。

2.数据表中列出的建立时间和保持时间是确保 RGMII 接口正常运行所需的唯一值。 我不理解您的问题。  

谢谢。

大卫

尊敬的 David Creger：

感谢您的回复！

我知道对于问题1、直流分析值很好。
我也重新拟订了我先前提出的问题,以供你们理解。

问题2. 在检查 RGMII 接口规范时、它是 DDR 接口、在该接口中、数据在时钟脉冲的上升沿和下降沿传输。 下面附加了 RGMII 接口技术规格表中的时序图。  

但在 DP83TG720R 数据表中、时序信息似乎被提及错误、因为有效数据不会在 RGMII 接口下降沿进行切换。 您能否确认我们的推理是否正确？

问题3： 如 Q2中所述、如果 RGMII 接口的数据在时钟的下降沿切换、那么您能否共享下降沿的设置和保持时间？

问题4： 如 图7-4所示。 RGMII 发送时序(禁用内部延迟)有 Tsetup (align)和 Thold (align)参数。 但数据表中未提供这些参数的值。 我已附上 RGMII 时序数据表和图7.4供您参考。 您能否向我们介绍一下这些参数？

谢谢。
Dharaneshwar S

尊敬的 David Creger：

感谢您的回复！

您可以再次检查我在上一篇文章中的问题2吗？
我认为在 RGMII 接口的时序图(DP83TG720R-Q1数据表的图7-3)中、时序图中存在错误、因为数据(TX_D[3：0])在时钟的下降沿保持不变(TX_CLK)。 您能否确认我们的理解是否正确？

谢谢
Dharaneshwar S

大家好、 Dharaneshwar、

正确、数据以1000Mbps 的速率在上升沿和下降沿 计时、因此、您可能会假设时序图中的下降沿也有转换。

谢谢。

大卫