This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DS90UB948-Q1:CLK 配置

Guru**** 2553260 points
Other Parts Discussed in Thread: ALP

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1238539/ds90ub948-q1-clk-configuration

器件型号:DS90UB948-Q1
主题中讨论的其他器件:ALP

大家好、

您可以帮助检查此寄存器配置吗? 客户还发现 CLK 不是他们的期望。 他们希望 CLK 的分频值为70M 乘以2。 但实际上他们测试的 clk 是35M、显示器不工作。 这是一个新问题、与先前的任何其他问题都没有关系。 提前感谢。

e2e.ti.com/.../_6F8FF64E4D916E7F_1.txt

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Hale、您好!  

    为了帮助设置 PG PCLK 和分频、我建议使用 ALP PG 选项卡、该选项卡将使用所需的参考设置更新 PatGen 寄存器页面(即使没有 DES 插入到 ALP、使用演示模式)。

    此致、  

    洛根