This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN65DSI86:Sch 检查

Guru**** 2473260 points
Other Parts Discussed in Thread: SN65DSI86, SN65DSI86EVM

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1237569/sn65dsi86-sch-check

器件型号:SN65DSI86

你(们)好。

REFCLK 的更多信息、 
1.该频率由 GPIO[3:1]定义、有12 MHz、19.2 MHz、26 MHz、27 MHz 和38.4 MHz。 可选、如何选择、对应不同频率的屏幕和主控芯片是否有要求? 2.此管脚连接到主机控制终端、对主机控制终端引脚有何具体要求? 任何 GPIO 端口都能满足这些要求吗?

您可以帮助检查 sch 吗? 非常感谢!

谢谢!

雷纳

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Rayna:

    1.有关 REFCLK 的信息、请参阅 SN65DSI86数据表中的第8.3.3.1节。

    2.您能解释一下主机控制终端是什么意思吗? REFCLK 引脚应连接外部振荡器、与 SN65DSI86EVM 上的 CDC 类似。

    谢谢 Allison

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Noe:

    对于第二个问题、客户希望使用 MCU GPIO 生成时钟信号、因此他们希望确认规格要求。

    对于原理图、是否有任何错误?  

    谢谢!

    雷纳

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Rayna:

    REFCLK 信号只需满足数据表第7.7节中概述的规范。 有关 REFCLK 要求、请参阅以下内容:

    对于原理图、如果需要进行 DP 合规性测试、建议将 TEST2引脚上拉至 Vccio。 还建议在 AUX 引脚上使用源极检测上拉和下拉电阻、如下所示:

    谢谢 Allison