• 状态 Resolved
  • 已锁定 已锁定
  • 个回复 1 个回复
  • 名订阅用户 0 名订阅用户
  • 次查看 80 次查看
  • 用户 0 名在线用户
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DS160PR421：PCIe4.0和放大器的共同布局参考设计；PCIe5.0

admin
Guru**** 1828310 points
Other Parts Discussed in Thread: SN75LVPE5421, DS160PR412, DS160PR421, SN75LVPE5412
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1240277/ds160pr421-co-layout-reference-design-of-pcie4-0-pcie5-0

器件型号：DS160PR421
主题中讨论的其他器件：DS160PR412、 SN75LVPE5412、SN75LVPE5421

您好、TI！

 PCIE4的 COLAY 设计是否存在任何情况。 0和 PCIe 5.0？

我`d 为 DS160PR412/DS160PR421和 SN75LVPE5412/SN75LVPE5421使用相同的布局。 

这项计划是否可行？ 是否有一些 CO 布局的参考设计？ 

谢谢~
  • 0
    TI__Guru**** 1828310 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Cayden：

    是的、这是可以实现的。 这是因为这些器件是引脚和寄存器兼容的。 但是、没有共同布局文档。 准备就绪后、请将原理图发送给我们以供审核。

    此致、Nasser