[参考译文] TSB12LV32：内部配置寄存器"等时端口"保持全0

这是一个非常旧的器件；我怀疑现在有没有数据表以外的知识。

无论如何、诊断寄存器中 BUSY/挂起位的行为是什么？

您好、Clemens：

我们还没有考虑这些因素。 我们的代码设置为写入每个寄存器后、一段时间(数十微秒后)将按相同的顺序从每个寄存器中读取。 为了得到清晰的寄存器值20h、我们是否需要在每次寄存器写入后读取寄存器20h？

我们需要在每次写入后更改我们的代码以读取寄存器20h。 这可能需要一些时间。

此外、在一次写入之后是否需要最少的时间才能对另一个寄存器执行另一次写入？ 我在数据表中没有看到这一点。

请告知

此致、

乔舍尔

就像您一样、我正在读取数据表。

对寄存器20h 中 BUSY 位的说明表明在进行任何写入之前必须轮询这些位。 其他等待应该不是必要的。

大家好！

你好。

我所在的团队就此问题召开了内部技术审查委员会会议、我们提出了几个问题。

1. 是否有关于诊断寄存器(20h)中 BUSY 位实际含义的扩展材料？ 我们想知道这些位是如何设置的以及如何清除的。
2. 在执行写入 CFR 之后、再执行另一个写入 CFR 之前、清除诊断寄存器中 BUSY 位所需的最长时间是多少？ 如果确实存在这个值、我们如何在数据表中看到它？

我们很期待听到 TI 在这些问题上提供什么。

请告知。

此致、

乔舍尔

乔舍尔

等时接收数据包将通过 如下所示的接收器路由控制逻辑路由到 DM 端口或 GRF、等时数据包的路由在哪里？

是否还在带或不带收割台或拖车的等时接收？

谢谢

大卫

大家好！

你好。

我不明白您的回答与我最近提出的问题有何关联。

下面是问题的措辞。

1. 下面是 TSB12LV32-EP 数据表中的图3-10 (我添加了红线)。 假设地址1 (A1)和地址2 (A2)是 CFR 的。 根据数据表中的"3.3.2微控制器固定时序模式"部分、没有提到需要拉取诊断寄存器20h (除了第16页的实际注册表表中写入的内容)或两次写入之间的任何时序要求。 基本上、从用户读取第3.3.2节的角度来看、我们会得出一个结论：在写入 CFR 后、执行第二次写入 CFR 不需要额外的等待。  在需要向 CFR 写入后、再向 CFR 写入另一个命令才能开始之前、最长时间是多少？
   
   
   
2. 诊断寄存器20h 没有任何与 BUSY 或挂起位(位0-7)相关的时序规格。 如果不知道这个位、就不得不假设 LLC 可能需要十亿年的时间来完成一个写入周期来清除挂起位和相关的忙位也被清除。  对于这些操作所需的时间、是否存在最大时序规格？
   
   

我们期待再听到关于这个主题的消息。

请告知。

此致、

乔舍尔

乔舍尔

一个简短的问题是、您是否向 TSB12LV32提供了有效的 SCLK？

我之前的回答是关于这种说法、"当用有效的"字固定时序写入"序列写入时、内部配置寄存器"等时端口"保持全0、"等时数据通过 TSB12LV32数据移动端口。 我希望确保等时数据已正确设置且在读取等时端口寄存器之前未移动。  

此外、您还可以写入和读取其他寄存器吗？

谢谢
大卫

尊敬的 David：

是的、TSB12LV32具有来自 PHY (TSB41BA3另一 TI 器件)的 SCLK 信号。

硬件不使用数据移动器(DM)端口。 除非您指的是其他内容。

我们配置等时端口配置寄存器的下半部分(位0-15)、但在上电复位值为0x0000时保留上半部分。 据我所知、除非首先正确配置了等时端口寄存器、否则 LLC 不能正常工作。

我们也可以读写其他寄存器、但等时端口是最常不接受写入值的端口。 其它则极少不接受写入值。

此致、

乔舍尔

乔舍尔

让我来更深入地探究一下这个等时端口配置寄存器。 是否确实要接收等时数据、还是只配置寄存器？  

谢谢

大卫  

尊敬的 David：

我从对通信设置更了解的团队成员那里收集了以下信息：

"我们配置控制寄存器和 DM 控制寄存器、旨在告知芯片仅在1394报头的"通道编号"字段与我们向等时端口寄存器写入的两个值之一匹配时才接受和接收消息。 我们认为它针对异步流数据进行了配置、并告诉 LLC/PHY 只有在报头中具有正确通道编号时才接受报文。 我们将这些通道编号定义为接受时、它就是等时端口寄存器。"

从我收集的数据来看、我们不确定是否收到了等时数据。

请告知

此致、

乔舍尔

乔舍尔

回到微控制器写入操作、 根据写入操作流程图、 在 TSB12LV32接受写入之前、似乎所有4个字节(字节0、1、2、3)都必须写入。 您是否写入了所有4个字节？

谢谢

大卫

尊敬的 David：

是的、 固件始终写入4个字节。

请告知。

此致、

乔舍尔

乔舍尔

在更新等时端口寄存器之前、12LV32无需接收等时数据。 实际上、必须先写入该寄存器才能接收数据。

但它们实际上是否写入了全部4个字节？ 上一个响应显示"我们配置等时端口配置寄存器的下半部分(位0-15)、但是将上半部分保留为加电复位值0x0000。"

谢谢

大卫

尊敬的 David：

我同意、我们在按照此逻辑发送任何 ISO 数据之前需要写入 ISO 端口寄存器。

当我说我试图描绘下半部分的变化,而上半部分被重新写为0。 所有4字节也被写入。 我有逻辑分析仪的捕获结果、显示所有四个字节也被写入。

请告知。

此致、

乔舍尔

乔舍尔

他们是在多个 TSB12LV32还是仅仅一个特定的 TSB12LV32上出现此问题？  

谢谢

大卫

尊敬的 David：

这个问题涉及到我所使用的电路板的所有12个 LLC。

此致、

乔舍尔

乔舍尔

只是为了确认一下、它们也没有看到 MCERROR 中断？  

谢谢

大卫

尊敬的 David：

"MCERRROR"位看起来会触发 TEA 引脚。

我们看不到"TEA"引脚变为有效状态而指示通信过程中出现错误。

请告知

此致、

乔舍尔

乔舍尔

您必须使用位于0Ch 和10h 的中断/中断屏蔽寄存器来在 INT 引脚上生成中断。 或者、您也可以轮询中断寄存器来查看 MCERROR 中断位。

谢谢

大卫

尊敬的 David：

我已经进行了仔细检查、以确保中断屏蔽寄存器设置正确、并且不会改变默认值(0x80001000)、默认值会将 MCERRROR 设置为启用。 如果在来自微控制器的通信过程中发生错误、该触发信号会触发 TEa 信号。

如以下逻辑分析器图片中所示、寄存器已正确设置、但 ISO 寄存器未正确写入、并且在 TEA 引脚上没有指示发生了问题。

具体情况如下：

• 失败-ISO_Write_01–显示所需的 ISO 端口写入值1f140000
• 失败-ISO_Write_02–显示中断屏蔽写入
• 失败-ISO_Write_03–显示回读的 ISO 端口值不正确为10140000
• 失败-ISO_Write_04–显示正确的中断屏蔽寄存器值

Write_01图片不指示设置了 TEA、这会指示通信失败。 但是、读入图 Write_03会显示该值未写入寄存器。

当我们编程为在 STAT1上显示时(用红色的"1"表示)、我还在图中包含了"BUSY 位"的状态。 此位似乎在下一个写入被启动前被清零、但是 ISO 端口写入失败并且用于 ISO 端口的 BUSY 位看起来被设定为从 MCA 关闭1个时钟、这在写入成功时并非如此。 成功写入期间、MCA 和 BUSY 位几乎同时设置(在1ns 内)。

如前所述：

BUSY 位的规格时序要求是什么？它与写入/读取操作的时序关系是怎样的、因为数据表中没有指明这一点？ 唯一需要说明的是、它需要被清除。我们确实有数据显示它已被清除、但该数据仍然没有写入寄存器。

您好！

您是否始终读回0x10140000或者读取的值是否发生变化？  

对于逻辑分析仪捕获、是 CLK BCLK 还是 SCLK？

谢谢

大卫

尊敬的 David：

美好的一天

逻辑分析仪捕获中的 CLK 为 BCLK。

除非成功写入、否则读取的值永远不会改变。 为了在本周早些时候进行测试、为了缩短测试时间、我在0x10140000和0x1f140000之间翻转。 我切换了字节编号、以便判断写入是失败还是成功。 这样、我就能够了解繁忙位行为的时序关系、然后才能执行写入而不会发生故障。

请告知

此致、

乔舍尔

乔舍尔

为了确认、如果您在0x10140000和0x1F140000之间对任何其他寄存器进行同样的翻转、您不会看到此问题？  

谢谢

大卫

尊敬的 David：

个性签名。 然而、只在 ISO 端口上执行翻转以减少测试时间。 我们通常写入的其他寄存器也会出现写入失败的情况、但 ISO 端口寄存器最常见。

此致、

乔舍尔

乔舍尔

微控制器脉冲 MCS 为低电平、以发出访问开始的信号。 在多个时钟周期内将 MCS 低电平脉冲可启用突发模式。 您是否可以尝试仅在一个时钟周期内将 MCS 脉冲为低电平？

谢谢

大卫

尊敬的 David：

我不完全了解其工作原理。

据我所知、CFR 是一个32位寄存器、如果我们在不使用突发模式的情况下仅写入前16位。 我们将如何写入寄存器中的其他16个位？

我们正在使用微控制器固定定时模式来执行写入/读取。 没有简单的方法可以改变这一点。

此致、

乔舍尔

乔舍尔

我指的是 MCADR。  当采样 MCCSZ 为低电平时、MCADR 只需要在第1个周期内包含有效值。如果 在2个 BCLK 周期内以相同的值采样 MCADR、我不知道这是否是问题。  

在向 CFR 寄存器进行每次字节写入之间、您是否轮询了诊断寄存器？

谢谢

大卫  

尊敬的 David：

什么是 MCADR 和 MCCSZ？ 我在 LLC 数据表中找不到它们的引用。

从诊断寄存器的描述中我们发现、更容易地配置 STAT1来指示"繁忙位"状态、并在它变为低电平时进行监控来指示 LLC 何时准备好写入下一个 CFR。 如果等待"忙位"清零的时间不再长、则轮询诊断寄存器也是一样的。

请告知

此致、

乔舍尔

乔舍尔

我指的是如下所示的 MA[0:6[]和/MCS，

谢谢

大卫

尊敬的 David：

数据表未指出在 MCS 设置为低电平时在初始周期后保持地址位设置的问题。 我觉得没关系。 TI 设计此器件的目的是、如果您有说明存在问题的注释、我想您可以找到它们。

Pease 建议

此致、

乔舍尔

乔舍尔

该部件非常旧、因此我将查看其数据表中的内容。 数据表显示 addr 位仅由一个时钟周期计时。 我不知道如果 addr 位被超过2个时钟周期计时会发生什么情况。

谢谢

大卫

尊敬的 David：

我需要知道与 CFR 的 MCU 写入/读取访问相关的 BUSY 位的规格时序。 数据表中也不清楚寄存器中这些位在清除之前应保持多长时间以及何时设置。

请告知

此致、

乔舍尔